Зміст
Введення
Розробка структурно-функціональної схеми
Вибір елементів схеми
Опис роботи принципової схеми
Розрахунок затримок створюваних мікросхемами і струму споживання
Тимчасові діаграми роботи
Принципова схема розробленого модуля
Введення
Одним з провідних напрямків розвитку сучасної мікроелектронної елементної бази є великі інтегральні мікросхеми пам'яті, які служать основою для побудови запам'ятовуючих пристроїв в апаратурі різного призначення. Компактна мікроелектронна пам'ять широко застосовується в сучасній електронній апаратурі самого різного напрямку. Пам'ять визначають як функціональну частину ЕОМ, призначену для запису, зберігання та видачі команд і оброблюваних даних.
Комплекс технічних засобів, що реалізують функцію пам'яті, називають запам'ятовуючим пристроєм (ЗУ). Основна пам'ять, як правило, складається з ЗУ двох видів - оперативного (ОЗУ) і постійного (ПЗУ). Оперативне ЗУ призначено для зберігання змінної інформації, воно допускає зміну свого вмісту в ході виконання процесором обчислювальних операцій з даними. Це означає, що процесор може вибрати (режим зчитування) з ОЗУ код команди і дані і після обробки помістити в ОЗУ (режим запису) отриманий результат. Причому можливе розміщення в ОЗУ нових даних на місцях колишніх, які в цьому випадку перестають існувати. Таким чином, ОЗУ може працювати в режимах запису, зчитування і збереження інформації. Функціональні можливості ОЗУ ширше, ніж ПЗУ: ОЗУ може працювати в якості ПЗУ, тобто в режимі багаторазового зчитування одноразово записаної інформації. ОЗУ є енергозалежною, тобто не може зберігати інформацію при збоях і відключення живлення. Темою даного курсового проекту є розробка пристрою оперативної пам'яті статичного типу ємністю 12 Кб для мікропроцесора Intel 8080. Необхідно виконати розробку даного блоку з можливістю розташування (за допомогою відповідних перемикачів) в адресному просторі з кроком в 16 кб. p align="justify"> Розробка структурно-функціональної схеми
Необхідно забезпечити взаємодію процесора зі спеціалізованою мікросхемою (мікросхемами) ОЗУ в рамках адресного простору менше 12Кбайт. Для реалізації потрібно забезпечити узгодження сигналів трьох основних шин ША, ШУ, ШД. p align="justify"> Для контролю переходу за діапазон 12Кбайт потрібно розробити додатковий селектор і дешифратор адреси.
мікропроцесор мікросхема пам'ять
В
Рис. 1 Структурно-функціональна схема ОЗУ. p> ША - шина адреси
ШД - шина даних
ШУ - шина управління
СА - селектор адреси
ОЗУ - мікросхеми ОЗУ
БШ...
