ВСТУП
Темою даної дипломної роботи є створення програмної моделі арифметико-логічного пристрою (АЛП). Проектування схем за допомогою ЕОМ в даний момент є одним з найбільш перспективних способів підвищення продуктивності та якості інженерної праці і отримує все більш широке поширення в радіоелектроніці і обчислювальній техніці.
Традиційний підхід до проектування електронних схем полягає в тому, що проектувальник, озброєний знаннями та досвідом, бере в руки олівець і папір, обкладається таблицями і, покладаючись в значній мірі на свою інтуїцію, становить наближений макет схеми. Потім настає етап макетування, результати попереднього проектування підтверджуються і можливо поліпшуються шляхом підбору елементів методом проб і помилок.
Однак такий підхід, стає непридатним аналізу інтегральних схем, тому що виявляється неможливим дублювати інтегральну схему дискретними компонентами. Очевидно, що шляхом макетування за допомогою дискретних елементів неможливо точно відтворити паразитні ефекти і характеристики узгодження елементів, що входять в інтегральну схему. Неможливо також виконати за допомогою макетування аналіз допусків або аналіз найгіршого випадку, тому що практично неможливо здійснити при макетуванні зміна параметрів приладів.
Замість імітації схеми допомогою макетування можна скористатися програмою на ЕОМ, яка дозволить виконати аналіз схеми автоматично. Таку програму загального аналізу часто називають машинної моделлю. Оскільки прилади, що входять в інтегральну схему, часто вдається більш точно імітувати за допомогою моделі схеми, ніж за допомогою дискретних фізичних компонент, то й результати, одержувані при машинному моделюванні, можуть бути значно точніше, ніж результати макетування. Крім того, вартість машинного моделювання схеми зазвичай становить лише малу частину вартості макетування.
В даний час програми моделювання електронних схем загальновизнана в якості обов'язкового елемента при проектуванні складних електронних схем. Суть цього методу в тому, що операторові досить просто намалювати електричну схему на комп'ютері і вказати номінали використаних елементів, після чого ми маємо практично готову схему, яку ми зможемо досліджувати в різних режимах роботи і в будь-який момент змінити схему шляхом простої її перемальовування.
Розробляється модель АЛУ за функціональними властивостями і структурі буде відображати найбільш загальні тенденції в розвитку мікропроцесорної техніки, що дозволяє використовувати її в якості лабораторної роботи, для навчання студентів.
1. ПОРІВНЯЛЬНИЙ АНАЛІЗ ФУНКЦІЙ АЛУ У сучасних мікропроцесорів
Мікропроцесори (МП) отримують все більше поширення в різних галузях народного господарства та військового промислового комплексу. Скрізь, де потрібна автоматизація виробничого процесу, знаходять своє застосування МП. Персональні комп'ютери, що мають у своєму складі CPU (central processor unit), а так само безліч інших периферійних пристроїв, роботу яких так само забезпечують процесори, лише мала частина того, де використовуються МП. Одним з головних складових вузлів МП є АЛУ, що забезпечує виконання різних арифметичних і логічних операцій. Розрядність АЛУ, а так само його швидкодію є основними факторами, що визначають продуктивність МП.
Для аналізу будемо використовувати зарубіжні мікроконтролери фірми «Motorolla» і «Аnalog divices» і вітчизняного мікропроцесорного комплекту К1815.
Для побудови процесорів з послідовно-паралельною обробкою інформації призначена ТТЛШ БІС спеціалізованого АЛУ К1815ІА1. БІС містить чотири однорозрядних АЛУ із загальним управлінням. До складу кожного розряду входять два буферних регістра RG1, RG2, однорозрядне АЛУ ALU, регістр «маски» RG3, регістр перенесення RG4, три комутатора S1- S3 (малюнок 1.1).
У буферні регістри RG1 і RG2 інформація подається з магістралей DA і DB відповідно. Запис даних здійснюється незалежно: в RGl по зрізу сигналу SYN1, а в RG2 по зрізу сигналу SYN2. Вміст регістра RG2 видається на магістраль DQ.
Залежно від коду на керуючих входах DV і СО1 над вмістом регістрів RGI і RG2 в ALU виконуються відповідні операції (таблиця 1.1). У регістр RG3 по зрізу сигналу SYN3 записується результат операції, виконуваної ALU. Виникаючий при виконанні арифметичних операцій перенесення може бути записаний у RG4 по зрізу сигналу SYN4.
Чотирирозрядний комутатор S1 забезпечує передачу на виходи DF0, ... DF3 сигналів з трьох напрямків: а) з виходів АЛП (при стані «О» тригерів «маски» RG3 [0-3] і значенні « 1 »сигналу СО2); б) зі входів маски RG3 [0-3] (при значенні «1» сигналу С02); в) зі входів DD [0-3] при значенні «О» сигналу СО2.
