Федеральне агентство з освіти РФ
ГОУ ВПО «Уральський державний технічний університет - УПІ»
Фізико-технічний факультет
Кафедра обчислювальної техніки
Спеціальність
«Обчислювальні машини, комплекси, системи та мережі»
Курсовий проект
БЛОК ВИКОНАННЯ ОПЕРАЦІЙ десяткової арифметики
Завдання на проектування
Розробити обчислювальний пристрій, що складається з двох взаємопов'язаних частин - операційного та керуючого автоматів - і виконує операції десяткової арифметики.
Числа довільних знаків, розрядність 32, прямий код. Тип УА: з адресним ПЗУ.
Арифметичні операції над десятковими числами виконуються подібно операцій над двійковими числами. Основою АЛУ десяткової арифметики є суматор двійковій-десяткових кодів. Такий суматор, як правило, будується на основі двійкового, шляхом додавання деяких спеціальних ланцюгів.
Зміст
Введення
1. Розробка структурної схеми
2. Блок суми і різниці
3. Блок умножений
4. Блок поділів
5. Керуючий блок
Огляд літератури
Введення
Канонічна структура синтезу синхронного обчислювального пристрою складається з двох автоматів - операційного (ОА) та керуючого (УА).
Канонічна структура обчислювального пристрою
Рис.1
На вхід ОА подаються вхідні (вихідні) дані, а на виході ОА формуються вихідні дані (результат). На вхід УА подається керуюча інформація (наприклад, код операції (КОП), сигнал дозволу читання і т.д.), а на виході УА формується вихідна інформація, що управляє (наприклад, сигнал готовності, сигнал помилки і т.д.). ОА і УА взаємопов'язані: від ОА до УА передаються сигнали ознак (умови) і залежно від цих умов від УА до ОА повертається відповідна мікрокоманда. Синхронізація служить для управління роботою всіх синхронних вузлів і деталей пристрою.
блок обчислювальний пристрій схема
Дана структурна схема обчислювального пристрою є найбільш узагальненою і годиться для реалізації алгоритмів будь-якої складності.
1. Розробка структурної схеми
Структурна схема блоку виконання операцій десяткової арифметики
Рис.1.1
2. Блок суми і різниці
Спрощена структура АЛУ для складання (вирахування) десяткових чисел
Рис.2.1
Реалізація додавання модулів зводиться до наступних дій:
Прийом операнда Х на регістр першого доданка РГВ і прийом цифр 6 в усі тетради другого доданка РгА.
Отримання за допомогою двійкового суматора Х6. Пересилання Х6 на регістр першого доданка РГВ і прийом Y на ре...
