Контрольна робота
НА ТЕМУ
Побудова внутрішньої пам'яті процесорної системи
з дисципліни: Обчислювальна техніка
Завдання
Побудувати внутрішню пам'ять процесорної системи, що складається з ПЗУ і статичного ОЗУ.
Розрядність ША - 20 , ШД - 8 .
Адреси, що покриваються ПЗУ - 00000-03FFF
Адреси, що покриваються ОЗУ - 80000-9FFFF
Ємність мікросхеми ПЗУ - 16K * 8
Ємність мікросхеми ОЗУ - 64K * 4
Зміст
Завдання
Введення
1.1 Загальна структура МПС
1.2 Підсистема пам'яті МПС
1.3 Пристрої пам'яті
1.4 Статичні ОЗУ. Принципи побудови
1.5 Принцип запису/читання інформації
1.6 Побудова простору пам'яті заданого обсягу
2.1 Практична частина
2.2 Структура ПЗУ
2.3 Структура ОЗУ
2.4 Загальна структура пам'яті
Висновок
Список літератури
Введення
Інформація, що циркулює в обчислювальній системі, зберігається в пам'яті. Основними критеріями оцінки запам'ятовуючого пристрою є показники ємності, швидкодії і споживаної потужності.
Комп'ютерна пам'ять забезпечує підтримку однієї з найважливішою функцій сучасного комп'ютера - здатність тривалого зберігання інформації.
Залежно від місця знаходження в обчислювальній системі пам'ять підрозділяють на внутрішню (оперативну, надоперативну і постійну) і зовнішню (різні накопичувачі).
У теоретичній частині даної роботи розглянуто комп'ютерна пам'ять, її види та класифікації, у практичній частині - здійснено побудову внутрішньої пам'яті процесорної системи.
Наприкінці роботи зроблено висновок і наведено список використаної літератури.
постійний запам'ятовуючий оперативне пристрій
1.1 Загальна структура МПС
Мікропроцесор (МП) - центральна частина будь мікропроцесорної системи (МПС) - включає в себе арифметико-логічний пристрій (АЛП) і центральний управляючий пристрій (ЦУУ), що реалізує командний цикл. МП може функціонувати тільки в складі МПС, що включає в себе, крім МП, пам'ять, пристрої введення/виводу, допоміжні схеми (тактовий генератор, контролери переривань і прямого доступу до пам'яті (ПДП), шинні формувачі, регістри-засувки та ін.
У будь МПС можна виділити наступні основні частини (підсистеми):
процесорний модуль;
пам'ять;
зовнішні пристрої (зовнішні ЗУ + пристрої введення/виводу);
підсистему переривань;
підсистему прямого доступу в пам'ять.
Рисунок 1 - Структура МПС з інтерфейсом Загальна шина
Зв'язок між процесором та іншими пристроями МПС може здійснюватися за принципами радіальних зв'язків, загальної шини або комбінованим способом. У однопроцесорних МПС, особливо 8 - і 16-розрядних, найбільше поширення одержав принцип зв'язку Загальна шина raquo ;, при якому всі пристрої підключаються до інтерфейсу однаковим чином (Малюнок 1).
Усі сигнали інтерфейсу діляться на три основні групи - даних, адреси і управління. Численні різновиди інтерфейсів Загальна шина забезпечують передачу по роздільним або мультиплексированную лініях (шинам). Наприклад, інтерфейс Microbus, з яким працюють більшість 8-розрядних МПС на базі i8080, передає адреса і дані по роздільним шинам, але деякі керуючі сигнали передаються по шині даних. Інтерфейс Q-bus, використовуваний в мікро-ЕОМ фірми DEC (вітчизняний аналог - мікропроцесори серії К1801) має мультиплексированную шину адреси/даних, по якій ця інформація передається з поділом у часі. Природно, що при наявності мультиплексированной шини до складу ліній управління необхідно включати спеціальний сигнал, що ідентифікує тип інформації на шині.
Обмін інформацією по інтерфейсу виробляється між двома пристроями, один з яких є активним, а інше - пасивним. Активний пристрій формує адреси пасивних пристроїв і керуючі сигнали. Активним пристроєм виступає, як правило, процесор, а пасивним - завжди пам'ять і деякі ВУ. Однак іноді швидкодіючі ВУ можуть виступати в якості задатчика (активного пристрою) ...
