Комп ютерна логіка
Синтез комбінаційніх цифрових автоматов
Зміст
1. Вхідні дані
2. Синтез комбінаційного цифрового пристрою
2.1 Отримання логічніх функцій пристрою
2.2 Мінімізація логічніх функцій помощью діаграм Вейча
2.3 Побудова структурної схеми логічного пристрою
. Моделювання та аналіз схеми сінтезованого пристрою
Література
1. Вхідні дані
Таблиця істінності логічніх функцій пристрою, Який необходимо сінтезуваті, має Наступний вигляд:
Таблиця 1.1
2. Синтез комбінаційного цифрового пристрою
2.1 Отримання логічніх функцій пристрою
Таблиця істінності логічніх функцій пристрою, Який необходимо сінтезуваті, розіб ємо на две части, зменшіть Кількість аргументів до чотірьох (віключаючі x 5). Отрімаємо:
Таблиця 2.1
Для x 5=0
Перемікальні Функції при х 5=0 мают такий вигляд:
Y 1 =? ? ? ? ? ?
? (2.1.)
Y 2 =? ? ? (2.2)
Примітка: підкресленімі є Функції з невизначенності значеннями.
Таблиця 2.2
Для x 5=1
Запісуємо логічні Функції віходів комбінаційного пристрою у виде ДДНФ:
Y 1 =? ? ? (2.3.)
Y 2 =? ? ? ?
2.2 Мінімізація логічніх функцій помощью діаграм Вейча
Віходячі Із формул 2.1-2.4 будуємо діаграмі Вейча (рис. 2.1) для мінімізації отриманий логічніх функцій. Візначаємо Такі контури функцій Y 1 і Y 2, Які могут буті реалізовані у схемі сінтезованого пристрою загально елементами.
Рис. 2.1. Діаграмі Вейча для Y 1 та Y 2
Вікорістовуючі діаграмі, отрімуємо следующие МДНФ:
(2.5)
(2.6)
2.3 Побудова структурної схеми логічного пристрою
На підставі отриманий виразів логічніх функцій, схема может буті побудовали таким чином (з умів наявності загально терму для обох функцій) (рис. 2.2. на с. 6):
Рис. 2.2. Структурна схема заданого логічного пристрою
3. Моделювання та аналіз схеми сінтезованого пристрою
логічний Пристрій Вейч программа
За помощью програми AFDK змоделюємо схему сінтезованого пристрою (рис. 3.1).
Рис.3.1. Схема сінтезованого пристрою в Програмі AFDK
У зв язку з тім, что за умів Завдання в шкірному логічному елементі винне буті НЕ более трех входів, розіб ємо на два логічніх елементи, Які потім через кін юнктор про єднаємо.
Отрімаємо схему, відображену на рис.3.2 на с. 8.
Рис.3.2. Схема сінтезованого пристрою в Програмі AFDK з логічнімі елементами до 3-х входів
Проаналізуємо правільність складеної схеми помощью Табліці істінності до неї:
При порівнянні цієї табліці з Первін ми пріходімо до висновка, что Функції мінімізовані правильно.
Наступний етап - оцінка апаратних витрат та швідкодії схеми.
Апаратні витрати оцінюються помощью складності (ціни) по Квайну.
Вона дорівнює сумі кількості букв, тобто входів, (буква зі знаком інверсії відповідає оцінці 2) та кількості знаків диз юнкції, збільшеної на 1 для шкірного диз юнктівного вирази. У даного випадка Кількість входів дорівнює 31 плюс 4 знаки диз юнкції, разом - 35. Тобто ціна по Квайну складеної схеми дорівнює 35.
Швідкодія схеми оцінюється максимально затримки сигналу при проходженні его от вхід схеми до виходе, тобто візначається проміжком годині від моменту Отримання вхідніх сігналів до моменту встановлення відповідніх значень вихідних сігналів. Затримка кратна кількості елементів, через Які проходити сигнал. Тому швідкодія схеми характерізується значення rt, де t - затримка сигналу на одному елементі. Значення r візначається кількістю рівнів комбінаційної схеми.
вхід комбінаційної схеми надається нульовий рівень; логічні елементи, пов язані лишь з входами схеми, відносяться до Першого уровня и т.д. Наша схема ма...
