Д і ПП. Генеруючи адреси, гади дозволяють програмам звертатися до адрес побічно, використовуючи регістри гада замість абсолютної адреси. Архітектура гадів підтримує деякі функції, які мінімізують кількість додаткових тактів в програмах доступу до даних. Ці функції:
Видача адреси та пост-модифікацію - забезпечує адресу протягом пересилання даних і автоматично змінює зберігався адресу для наступної пересилки.
Видача предізмененного адреси - забезпечує змінений адресу протягом пересилання даних без зміни зберігався адреси.
Зміна адреси - змінює адресу без пересилання даних.
Біт-реверсія адреси - забезпечує біт-реверсивний адресу протягом пересилання даних без реверсії що зберігався адреси.
У гадах є п'ять типів регістрів. Ці регістри зберігають значення, які ГАД використовує для генерування адрес. Нижче описані ці типи регістрів:
Індексні регістри (I0-I3 для ГАД1 і I4-I7 для ГАД2). Індексний регістр містить адресу і діє як покажчик на комірку пам'яті. Наприклад, ГАД інтерпретує синтаксис DM (I0) і PM (I4) в команді як адреси. p align="justify"> Регістри зміни (M0-M3 для ГАД1 і M4-M7 для ГАД2). Регістр зміни забезпечує інкремент або розмір кроку на який перед-або пост-змінюється протягом пересилання. Наприклад, команда dm (I0 + = M1) змушує ГАД видати адресу з регістра I0, потім змінити вміст I0, використовуючи регістр M1. p align="justify"> Регістри довжини і базові регістри (L0-L3 і B0-B3 для ГАД1 і L4-L7 і B4-B7 для ГАД2). Регістри довжини і базові регістри встановлюють діапазон адрес і початкова адреса для циклічного буфера. p align="justify"> Регістри Сторінки Пам'яті гада (DMPG1 для ГАД1 і DMPG2 для ГАД2). Регістри сторінок встановлюють старші 8 розрядів адреси для доступу до пам'яті; 16-ти розрядні індексні і базові регістри містять молодші 16 розрядів. p align="justify"> Пам'ять.
Більшість мікропроцесорів використовує одну шину адреси і даних для доступу до пам'яті. Цей тип архітектури пам'яті називається Фон неймановскую (Von Neumann) архітектурою. Але ЦГЗ вимагає більшої пропускної здатності, ніж може дозволити Фон Неймановская архітектура, тому безліч процесорів ЦГЗ використовує архітектури пам'яті, в яких є роздільні шини для зберігання даних і про грам. Дві шини дозволяють процесору ЦГЗ отримувати слова даних і команд одночасно. Цей тип архітектури пам'яті названий Гарвардської (Harvard) архітектурою. p align="justify"> Сімейство процесорів ADSP-219x робить крок вперед, використовуючи модифіковану Гарвардську архітектуру. Ця архітектура має шини програм і даних, але забезпечує одне, уніфіковане адресний простір для зберігання програм і даних. Шина ПД несе тільки дані, а шина ПП може передавати і команди, і дані, дозволяючи отримувати подвійний доступ до даних. p align="justify"> Ядро ЦГЗ та периферія з можливістю...
