"> Таблиця 2.8 - Призначення висновків КР580ВК38
№ виводаОбозначеніеТіп виводаФункціональное назначеніе123415, 17,12,10,6,19,21,8 D0-D7Входи-виходиПодключается до D0-D7 МИКРОПРОЦЕССОРА13,16,11,9,5,18,20,7DB0-DB7Входы-выходыПодключается до ШД сістеми1STSTBВходСтроб слова-стану МП2HLDAВходПодтвержденіе захвата3WRВходСтроб введення даних (сигнал від МП) 4DBINВходСтроб введення даних (сигнал від МП) 27I / O WВиходЗапісь в зовнішні устройства26MEMWВиходЗапісь в память25I / O RВиходЧтеніе зовнішніх устройств24MEMRВиходЧтеніе з памяти23INTAВыходПодтверждение прериванія22BUSENВходСігнал управління сист. шиною
.9 ВИБІР БІС ПКП
У курсовому проекті в якості блоку пріоритетного переривання використовуємо блок КР580ВН59.
1
Малюнок 14 - Внутрішня структура блоку переривань
Блок пріоритетного переривання може працювати в двох режимах:
- за запитом на пріоритетне переривання;
- по попитам запитів на пріоритетне переривання.
Внутрішня структура блоку пріоритетного переривання складається з: - двонаправлений 8-розрядний буфер даних, що зв'язує ППІ з системною шиною даних; - блок управління записом / читання, забезпечує керування зовнішніми і внутрішніми передачами даних, керуючих слів та інформації про стан ППІ;
CMP - блок комутатора, що забезпечує каскадирование даних блоків;
CU - схема управління, формує запит INT, що надходить на мікропроцесор;
ISR - регістр, який зберігає точки входу в підпрограми обробки пріоритетних переривань усіх рівнів.
PRB - блок який визначає сигнал; відповідає максимальному рівню пріоритетного переривання із записаних в регістр RGR;
RGR - регістр запитів;
RGМ - регістр маски, дозволяє замаскувати (закрити доступ) до певного пріоритетному перериванню.
Малюнок 15 - Умовне позначення БІС ПКП
Керуючі слова і адресу початку підпрограми обробки переривань для ПКП КР580ВН59 визначаються виходячи з малюнка 16.
мікропроцесорний цифровий адресація блок
Малюнок 16 - формування керуючих слів ПКП
.10 ВИБІР БІС ШФ
Шинний формувач КР580ВА86 представляють 8-розрядні паралельні приймачі з трістабільний виходами. Вони використовуються для реалізації різних буферних схем в МПС на базі МП К580ИК80 і К1810ВМ86. На виходах мікросхеми КР580ВА86 генеруються неінвертірованние вихідні дані, а на виходах мікросхеми КР580ВА87 - інвертовані.
Малюнок 17 - Структурні схеми шинних формувачів
При H-рівні сигналу на вході T і L-рівні сигналу на вході OE інформація з висновків A (7-0) передається на висновки B (7-0). При L-рівні сигналу на вході T і L-рівні сигналу на вході OE інформація з висновків В (7-0) передається на висновки А (7-0). При H-рівні сигналу на вході ОЕ шинні формувачі переходять в високоімпедансное стан.
Опис висновків шинних формувачів К580ВА86:
Позначення виводаНомер контактаНазваніе виводаА (7-0) 8; 7; 6; 5; 4; 3; 2; 1Виводи даних для локальної шини МПВ (7-0) 12; 13; 14; 15; 16; 17; 18; 19Виводи даних для систем...
