мації; обсяг, достатній для зберігання необхідних даних.
Цим вимогам задовольняють мікросхеми ОЗУ MT46V256M4 об'ємом 128 Мбайт і ПЗУ M25P32 об'ємом 32 Мбіт [22].
Для формування живлять напруги мікропроцесора і мікросхем входять до складу блоку потрібно стабілізатор напруги, створений для застосування в пристроях, що вимагають наднизького вхідної напруги і наднизького падіння напруги на регулюючому елементі. За всіма параметрами підходить лінійний стабілізатор з низьким падінням напруги 1309EP1T. Він працює при вхідних напругах більше 2,0 В, з програмованим вихідним напругою від 1,0 В. Особливістю мікросхеми 1309ЕР1Т є ультранизьких падіння напруги на регульованому елементі, що ідеально підходить для пристроїв, в яких значення вихідної напруги дуже близько до вхідній напрузі. Крім того, у мікросхеми 1309ЕР1Т є дозволяючий висновок, призначений для виключення мікросхеми та зменшення споживання струму [24].
Операційний підсилювач, що входить до складу вхідного підсилювача обмежувача повинен володіти низькими значеннями напруги зсуву і температурного дрейфу, а також високою частотою одиничного посилення і малою чутливістю до нестабільності живлячої напруги. За всіма параметрами підходить мікросхема 544УД15У3 (зарубіжні аналоги ОР249, TL072, AD712, AD8012AN і т.д.). 544УД15У3 є здвоєним прецизійним швидкодіючим операційним підсилювачем з розширеним діапазоном живлячих напруг. Він має повну внутрішню частотну корекцію, що дозволяє йому вирішувати поставлені вище завдання [25].
Як було сказано вище, для управління коефіцієнтом посилення УНЧ ППУ використовується аналоговий канал. Він включає ЦАП та операційний підсилювач. ЦАП повинен мати паралельний інтерфейс, вбудований джерело опорного напруги і диференціальний струмовий вихід. Тому була обрана мікросхема 1273ПА4Т (є повним функціональним аналогом вироби AD9764AR фірми Analog Devices). Вона являє інтегральну мікросхему 14-розрядного паралельного цифро-аналогового перетворювача (ЦАП) на джерелах струму [10].
4. Розробка схеми електричної принципової
Сигнали биття надходить з ППУ по трьох каналах на підсилювачі обмежувачі (УО), де відбувається їх узгодження з входами АЦП процесора, а також їх перетворення в диференційний сигнал з амплітудою, мінливої ??щодо опорного напруги 1,4 В в межах від 1,2 до 1,6 В. Далі, за допомогою АЦП, сигнал биття перетворюється в паралельний 12 розрядний цифровий код.
Основне завдання по обчисленню висоти і складових вектора швидкості лягає на блоки ЦОС1 і ЦОС2 відповідно. Дані, отримані за цих блоків, зберігаються в ОЗУ.
Програмований блок УП забезпечує:
прийом інформації від АЦП;
прийом керуючого сигналу СІ;
розподілом даних між блоками ЦОС1 і ЦОС2;
взаємодія між блоками ЦОС1, ЦОС2 і ОЗУ;
висновок даних через послідовний інтерфейс SPI.
Налагодження програми УП, на етапі розробки ПЗ, може проводитися за допомогою JTAG відладчика. Є можливість завантаження програми за допомогою зовнішнього пристрою запам'ятовування (EEPROM).
Програмування блоку УП здійснюється через JTAG відладчик і за допомогою зовнішнього пристрою запам'ятовування (EEPROM).
