роцесорна система NMU описана в [9]). Причому одне ядро ??займається розрахунками оцінок висоти, а друге - розрахунками оцінок швидкості. Розрахунки ведуться паралельно. Отримані дані по 64 розрядної шині відправляються в оперативний пристрій (ОЗУ). Так як для зберігання всіх таблиць в пам'яті знадобиться не менше 2.5 МБ, а внутрішня пам'ять процесора становить усього 2 МБ, то виникає потреба в застосуванні зовнішнього ОЗУ.
Пропонується наступне схемне рішення. Т.к. вхідна шина інтерфейсу DDR ??(входить до складу процесорної системи ARM11) має 32 розряду, а вихідна шина пам'яті MT46V256M4 має 16 розрядів, то з'являється можливість паралельного включення двох мікросхем зовнішньої пам'яті, що дозволяє збільшити загальний обсяг пам'яті. Тому доцільно матриці, отримані в результаті обчислення оцінок швидкості і висоти, зберігати в зовнішній пам'яті, причому, кожному ядру NMU повинна відповідати окрема мікросхема зовнішньої пам'яті MT46V256M4. Накопичені дані, що використовуються для аналізу, перед обробкою, за запитом переміщаються з зовнішньої у внутрішню ОЗУ НВІС ЦУПП. Швидкість обміну між зовнішньою пам'яттю і НВІС ЦУПП становить приблизно 960 Мбіт / с, тобто повний цикл обробки сигналу складе не більше 1 мс. Управління мікросхемами зовнішньої пам'яті проводиться через висновки:
XCS - вибір банку зовнішньої пам'яті;
XRAS - Строб адреси рядка SDRAM (K1);
XCAS - Строб адреси стовпця SDRAM (L2);
XWE - Дозвіл запису в синхронну пам'ять (L3);
SCKE - Сигнал управління для перекладу мікросхем пам'яті в режим зниженого енергоспоживання (N2);
BA1, BA0 2 - Вибір банку пам'яті всередині мікросхеми SDRAM (K5, K2);
DQS3, ... DQS0 - Сигнали стробов даних (E2, H2, W2, AB4);
DM3, ... DM0 - Сигнали маскування даних при записі (E4, H4, W4, AB2).
Крім розподілу обчислювальних ресурсів, процесорна система ARM11 забезпечує прийом виведення даних через послідовний інтерфейс SPI:
SPICLK - Вихід тактового сигналу (AB11);
SPITXD - Вихід переданих даних (AE10);
SPIRXD - Вхід прийнятих даних (AF10);
SPI_CS7, ..., SPI_CS0 - Вибір мікросхеми / пристрої SPI,
і порти загального призначення або програмовані входи / виходи (GPIO15, ..., GPIO0).
З висновків НВІС ЦУПП оброблені дані надходять на восьмиканальний двонаправлений приймально-передавач з трьома станами на виході 1554AП6TБM [11], де відбувається відновлення форми сигналів несучих інформацію про швидкість і висоті, і ЦАП 1273ПA4T. Відновлені сигнали з виходу 1554AП6TБM відправляються на інтерфейсну плату (ІП), а аналоговий сигнал з виходу 1273ПA4T посилюється операційним підсилювачем 544УД15У3 і надходить на керуючий вхід УНЧ ППУ для регулювання коефіцієнта посилення.
Для живлення процесора і мікросхем входять до складу БІМ використовуються напруги: +3.3 В, +5 В, +15 В, - 15В. Перші два напруги формуються лінійним регулятором напруги з малим падінням напруги 1309ЕР1Т (тому системи входять до складу НВІС ЦУПП дуже чутливі до змін напруги живлення, навіть незначним), інші надходять з блоку живлення (ЛА), що входить до складу РВС.
Для програму...
