ня MUL за алгоритмом з молодших розрядів множника із зсувом часткових сум вправо
На малюнку 1.5 зображений алгоритм множення за алгоритмом з молодших розрядів множника із зсувом часткових сум вправо:
В
Малюнок 3.6 - Мікропрограма множення
MUL-цілочисельне множення без знаку AL або AX на заданий операнд (регістр або змінна) і поміщає результат в AX або AX: DX, відповідно. Якщо результат операції перевершує розмір операнда, то OF і CF встановлюються в 1, інакше обидва прапора скидаються. br/>
3.3.3 Арифметична операція декремента DEC
На малюнку 3.7 ізображенa мікропрограма декремента:
В
Малюнок 3.7 - Мікропрограма декремента
Команда DEC виконує віднімання одиниці з операнда.
3.4 Розробка об'єднаної мікропрограми АЛП
Дана мікропрограма виконує три команди: ADD, MUL і DEC.
На малюнку 3.8 представлена ​​об'єднана мікропрограма АЛП.
В
Малюнок 3.8 - Мікропрограма роботи АЛУ
4. РОЗРОБКА гіпотетично МІКРОПРОЦЕССОРA
4.1 Розробка структури мікропроцесора
Оскільки в даному проекті реалізується виконання лише кількох команд, то структура мікропроцесора значно спрощується в порівнянні зі структурою процесора-прототипу. Така спрощена структура зображена на малюнку 4.1. br/>В
Малюнок 4.1 Структура гіпотетичного мікропроцесора
Склад:
1. БАД - буфер адреси даних;
2. СФА - суматор фізичної адреси;
. Сегментні регістри:
- CS - регістр сегмента коду;
- DS - регістр сегмента даних.
4. EIP - програмний лічильник (покажчик програми);
5. BR1, BR2 - буферні регістри операндів АЛП;
. РВ - регістр обміну;
. ОК - черга команд;
. РК - регістр команд;
. Регістри загального призначення:
- EAX - акумулятор;
- ECX - лічильник;
- EDX - регістр даних.
10. Регістри циклів:
