алаштування і налагодження. Схема даного пристрою представлена ??на малюнку 9 (б).
Малюнок 8 (б) - Структурна схема розробленого пристрою в перспективі
Висновок
В результаті виконання курсового проекту були розроблені модулярні суматор і помножувач, що задовольняє технічним завданням. У ході курсового проектування були отримані навички роботи в Altera Quartus II v10.1. Розроблений проект був успішно протестований на контрольних прикладах.
В випадок продовження розробки слід визначити основні етапи удосконалення:
· збільшення числа операцій в СОК;
· використання більш швидкісного інтерфейсу взаємодії обчислювального пристрою з комп'ютером (наприклад, PCI);
· Введення змінного числа підстав з можливістю вибору їх кількості і значень програмістом. Це дозволить більш ефективно використовувати апаратуру при вирішенні конкретної задачі;
· робота з числами з ПЗ.
Бібліографічний список
1.Акушскій І.Я. Машинна арифметика в залишкових класах / І.Я. Акушський, Д.І. Юдицький.- М.: Сов. Радіо, 1968. - 440С.
. Кнут Д. Сортування Червяков Н.І. Принципи побудови модулярних суматорів і помножувачів / Н.І. Червяков, І.В. Дьяченко / / Збірник наукових праць. Зеленоград: 2006.
. Осепян О.А., Ісмайлов Ш-М.А. Методика генерації оптимального підстави для подання чисел у системі залишкових класів.
4.Баранов С.І. Синтез мікропрограмних автоматів.- Л.: Енергія, 1979. - 231 с.
. Голдсуорт В. Проектування цифрових логічних пристроїв.- М.: Машинобудування, 1985. - 288 с.
. Закревський А.Д. Алгоритми синтезу дискретних автоматів.- М.: Наука, 1971. - 511 с.
7.Intel Atom [Текст]: перші конфігуровані процесори лінійки. [Електронний ресурс].- <# «Justify"> Додаток А (Обов'язковий)
Структурна схема пристрою
Додаток Б
(Обов'язковий)
Функціональна схема модулярного суматора
Додаток В (Обов'язковий)
Алгоритм функціонування модулярного суматора
Додаток Г
(Обов'язковий)
Функціональна схема модулярного помножувача
Додаток Д (Обов'язковий)
Алгоритм функціонування модулярного помножувача
Додаток Е (обов'язковий)
Алгоритм самотестування суматора
Додаток Ж (обов'язковий)
Алгоритм самотестування помножувача
Додаток З (Необов'язкове)
Програмний модуль, що описує роботу LUT1 - таблиці
на мові Verilog
SUBDESIGN LUT1
([5 .. 0]: INPUT; [5 .. 0]: OUTPUT;
) [5], q [4], q [3], q [2], q [1], q [0] => i [5], i [4], i [3], i [2], i [1], i [0];
0,0,0,0,0,1 => 0,0,0,0,0,0;
, 0,0,0,1,0 => 0,1,1,0,0,0;
, 0,0,0,1,1 => 0,0,0,0,0,1;
, 0,0,1,0,0 => 0,1,0,0,1,0; ...
