"justify"> Функціональна блок-діаграма на малюнку 4 ілюструє архітектуру ADSP-2192 процесора з двома ядрами ЦГЗ, у той час як блок-діаграма на малюнку 5 показує ядро ​​ЦГЗ сімейства ADSP-219x. br/>
.3 Периферія процесора ЦОС ADSP-2192
Функціональна блок-діаграма на малюнку 4 ілюструє впроваджену в кристал периферію процесора ЦОС, яка включає Хост-порт, порт AC 97, порт тестування і емуляції JTAG, прапори і контролер переривань.
Процесор ADSP-2192 може відповідати на переривання, кількість яких може досягати 13, в будь-який момент часу.
Порт кодека AC 97 на ADSP-2192 забезпечує повноцінний синхронний, дуплексний інтерфейс. Цей інтерфейс підтримує стандарт AC 97.предоставляет до 9 контактів введення/виведення загального призначення, які можуть бути запрограмовані і як входи, і як виходи.
Програмований таймер інтервалів генерує періодичні переривання. 16-ти розрядний рахунковий регістр (TCOUNT) розрядного декрементируется кожні n циклів, де n-1 - це значення масштабу, що зберігається в 16-ти розрядному регістрі (TSCALE). Коли значення регістра рахунки досягає нуля, генерується переривання, і рахунковий регістр перезавантажується з 16-ти регістра періоду (TPERIOD). br/>
.4 Архітектура пам'яті
Процесор ADSP-2192m надає 132К слів внутрішнього статичного ОЗП. Ця пам'ять розділена на блоки Пам'яті Програм (ПП) і Пам'яті Даних (ПД) в карті пам'яті кожного процесора ЦОС. На додаток до внутрішнього простору пам'яті, два ядра можуть адресувати до двох додатковим окремим адресним просторам: простору вводу/виводу і простору розділеної (загальною) пам'яті, (малюнок 6). br/>В В
Два ядра процесора ЦОС ADSP-2192m можуть отримати доступ до 80К і 48К осередків пам'яті, які доступні через 24-х розрядні шини - шини адреси ПП і ПД. У процесора ЦОС є три функції, що підтримують доступ до повної карті пам'яті. p align="justify"> гади генерують 24 розрядні адреси для вибірки даних з повного діапазону адрес пам'яті процесора ЦОС. З огляду на те, що індексні (адресні) регістри гадів 16 розрядні, і містять лише молодші 16-ти розрядів адрес, в кожному Гадеа є власний 8-ми розрядний сторінковий регістр (DMPGx) для зберігання 8-ми старших розрядів адреси. Перед тим, як гад згенерує адресу, програма повинна встановити DMPGx гада відповідно сторінці пам'яті. p align="justify"> Програмний Секвенсер генерує адреси для вибірок команд. Для команд з відносною адресацією, програмний секвенсер базує адреси для відносних переходів, викликів і циклів на 24 розрядний лічильник Програм (СП). При прямій адресації (двухсловние команди) команда сама забезпечує безпосередньо 24 розрядне значення адреси. Програмний лічильник допускає лінійну ад...
