рядів. Оскільки порт B все ще спільно використовується, рекомендується визначити блок RAM змішаним - з 36-розрядними даними щодо порту і більш вузькі дані (до x18) на порт B.
-розрядів помножувача Spartan -3 не є звичайними, але відповідають 18-розрядної ширині блоку RAM, яка включає в себе біти парності. Стандартні 8-розрядні або 16-розрядні помножувачі можуть бути створені при використанні лише частини блоку помножувача, або 32-розрядний помножувач може бути реалізований шляхом каскадування. Архітектура Xilinx дозволяє імплементувати розрядність будь-який не стандартної ширини, точно відповідаючи специфікаціям додатки. Невикористані вводи помножувача автоматично підключені до нуля через з'єднання з невикористовуваними осередками LUТ, які встановлені в нуль. br/>
Таблиця 4.1 - Число умножителей в пристроях Spartan -3
Пристрій Кількість стовпців умножітелейКолічество align = "justify">
.2 Опис двох умножителей в одному примітиві
Спеціалізований помножувач може використовуватися для множення двох маленьких чисел одночасно.
За розміщення одного значення на молодших бітах, а іншого на старших, можуть бути отримані два незалежних результату, у разі, якщо результати не накладаються один на одного на виходах. Зсув одного з значень на N позиції до MSB є тим же, що і множення його на 2n. Якщо значення, зрушене до MSB на значення X, тоді нове значення буде X * 2n. Якщо значення на молодших бітах одно Y, то кінцевий введення помножувача є X * 2n + Y.
.3 Опис системи CORE генератора
Множники, в яких використовуються вбудовані Spartan-3 18x18-розрядні помножувачі з двійковим доповненням, можуть бути легко згенеровані за допомогою 6.0 версії модуля CORE множник Генератора. Це ядро ​​доступно з версією 5.1i і більш пізніми версіями системи CORE Generator. Особливості генератора:
Генерує паралельні помножувачі, що використовують спеціалізовані блоки помножувача, також може використовувати інші ресурси для паралельних помножувачів або генерувати sequential/serialsequential і fixed/reloadable постійні множники коефіцієнтів;
Підтримує зі знаком/без знаку режими з двійковим доповненням;
Підтримує введення в межах від 1 до 64 біта;
Підтримує висновок в межах від 1 до 129 бітів;
Генерує комбинаторное і повністю конвеєрне виконання;
Забезпечує, необов'язковий регістровий висновок з таймером і асинхронним/синхронним скиданням;
Забезпечує необов'язкові сигнали підтвердження зв'язку.
Малюнок 4.2 показує логічний символ для CORE Multiplier Generator. Висновок RFD (готовий до даних) приймає значення ? ...
