рпуса ІМС мікроконтролера, більшість висновків використовується для виконання двох функцій - як ліній портів і для альтернативних функцій.
· Порти P0 і Р2іспользуются при зверненні до зовнішньої пам'яті. При цьому на виходах P0 молодший байт адреси зовнішньої пам'яті мультиплексується з вводиться / виведеним байтом. Виходи Р2 містять старший байт адреси зовнішньої пам'яті, якщо адреса 16-розрядний. При використанні восьмирозрядного адреси портом Р2 можна користуватися для введення-виведення інформації звичайним чином. При зверненні до зовнішньої пам'яті в P0 автоматично заносяться 1 у всі біти. Інформація в Р2 при цьому залишається незмінною.
· Порт P3 крім звичайного введення і виведення інформації використовується для формування та приймання спеціальних керуючих та інформаційних сигналів. Розряди порту (всі або частково) при цьому можуть виконувати такі альтернативні функції:
Альтернативні функції (табл. 5.1.5.1) можуть бути активовані тільки в тому випадку, якщо у відповідні біти порту P3 попередньо занесені. Невикористані альтернативним чином розряди можуть працювати як звичайно.
Таблиця 5.1.5.1
Висновок портаАльтернатівная функціяРЗ.0RXD - вхід послідовного портаР3.1TXD - вихід послідовного портаРЗ.2INT0 - зовнішнє переривання 0Р3.3INT1 - зовнішнє переривання 1РЗ.4Т0 - вхід таймера-лічильника 0РЗ.5Т1 - вхід таймера-лічильника 1РЗ.6WR - стрибає записи в зовнішню пам'ять даннихРЗ.7RD - стрибає читання із зовнішньої пам'яті даних
.1.6 Пристрій портів
Кожен з портів містить регістр-засувку (SFR P0 - SFR P3), вихідну ланцюг і вхідний буфер.
Малюнок 5.1.6.1 - Порт P0
Малюнок 5.1.6.2 - Порт P1
На малюнку зображені функціональні схеми регістрів-клямок і буферів введення-виведення всіх портів. Кожен із розрядів регістра-засувки SFR є D-тригером, інформація в який заноситься з внутрішньої шини даних мікроконтролера за сигналом «Запис у SFR Pх» (х=0, 1, 2, 3) від центрального процесорного елемента (CPU). З прямого виходу D-тригера інформація може бути виведена на внутрішню шину за сигналом «Читання SFR Pх» від CPU, а з виведення мікросхеми («із зовнішнього світу») за сигналом «Читання висновків Pх». Одні команди активізують сигнал «Читання SFR PI», інші - «Читання висновків РI».
.1.7 Особливості електричних характеристик портів
Вихідні каскади тригерів SFR портів Р1 - РЗ виконані на польових транзисторах з внутрішньої навантаженням, в той час як аналогічні каскади тригерів SFR P0-на транзисторах з відкритим стоком. Кожна лінія будь-якого з портів може незалежно використовуватися як для введення, так і для виведення інформації (для ліній портів P0 і Р2 це справедливо тоді, коли вони не використовуються для звернення до зовнішньої пам'яті).
Для перекладу будь-якої лінії портів Р1 - РЗ в режим введення інформації необхідно у відповідний розряд SFR занести 1. При цьому вихідний польовий транзистор відключається. Внутрішній навантажувальний резистор як би «підтягує» потенціал виведення до напруги харчування, в той час як зовнішнє навантаження може зробити його нульовим. Вихідні каскади порту P0 мають іншу структуру. Навантажувальний польовий транзистор лінії по...
