ені на схемі:
Рис. 2 Опис алгоритму роботи
Схема складається з блоків додавання, блоку вибору операцій. Блок складання
А іВпредставляет собою багаторозрядних суматор. На його входи подаються значення А, В.
Для того, щоб отримати остаточне число, використовується компоратор.
На його інформаційні входи подається результат, отриманий на виході суматора, який буде рахувати кількість нулів числа А і В.
На вхід мультиплексора буде подаватися 3 розряду. Потім на відповідний суматор паралельно подаються розряди чисел А і В. На виході мультиплексора визначаю дані якого суматора (+ чи -) є результатом операції.
3. Складання та мінімізація комбінаційних схем
Складання комбінаційної схеми регістра
Регістри - найпоширеніші вузли ЕОМ. Вони складаються з розрядних схем, число яких відповідає розрядності оброблюваних слів. У кожному розряді маються тригер (іноді й не один) і найчастіше логічні елементи.
Регістри виконують ряд мікрооперацій над словами. Нам знадобляться три основних групи микроопераций: прийом слова (яке зберігатиметься в регістрі, поки не з'явиться команда на їх зміну), видача слова і зрушення слів в розрядної сітці.
Перші дві групи операцій можуть виконувати статичні регістри, а ось зсув коду в розрядній сітці в нашому випадку будуть виконувати регістрисдвіга (їм, втім, підвладні всі види микроопераций над словами).
Паралельні регістри будуть побудовані на тригерах типу D. Такий тригер має вигляд:
Де D - інформаційний вхід тригера, С - дозвіл на запис (керуючий сигнал), Q і - прямий і інверсний виходи. Інформація, що прийшла в тригер по входу Dпараллельная запис інформації відбувається синхронно, по позитивному значенню тактового імпульсу.
Виведення інформації з регістра здійснюється через прямі виходи відповідних тригерів.
Те статичний n-розрядний регістр має вигляд:
Універсальні регістри так само будуть побудовані на D-тригерах, проте там кожна клітинка містить два D-тригера і логічні елементи, за допомогою яких регістр буде приймати або режим паралельного, або сдвигающего.
4. Подання основних елементів необхідному базисі
За умовою курсового проекту потрібно розробити комбінаційну схемув базисі імплікації, логічний 0, тобто всі елементи в комбінаційної схемою повинні бути виражені через елементдізьюнкцію.
Рис. 4.1 Графічне представлення імплікації
F=x? y
Це співвідношення дозволяє перейти від будь-якого виразу в булевої алгебри до відповідного виразу в базисі імплікації, логічний 0.
Так само можна виразити конь'юнкція і діз'юнкціюі заперечення.
F=x? y ~ ¬x? y ~ ¬ (x? ¬y) ~
Виходячи з цього, можна отримати будь логічні булеві функції.
5. Складання комбінаційної схеми одноразрядного суматора
однорозрядна сумматором називається пристрій, призначений для складання двох однорозрядних двійкових чисел, яке має три входи і два виходи. Воно формує із сигналів вхідних доданків і сигналу переносу з молодших розрядів сигнали суми і перенесення в старший розряд.
Рівняння роботи мають вигляд:
=ab? bc? ac =? ? =
=
=((a? (b? 0))? ((b? (c? 0))? 0))? (a? (c? 0))
Складемо схему:
УДО одноразрядного суматора виглядає наступним чином:
6. Робота суматора і компоратора
Припустимо, що число А=14 10=000001110 2, а число В=12 10=000001100 2.
Виставляємо керуючий сигнал C. Якщо він дорівнює 1, то виконується операція підсумовування, якщо 0 - віднімання. Приймемо С=1.
На елементи «і-ні» поразрядно надходять наші вхідні значення і керуючий сигнал С, потім вони інвертуються (так реалізується операція логічного «і»). Для блоку віднімання сигнал з інверсією. Отримуємо:
А (+) 000001110 amp; 111111111=000001110
В (+) 000001100 amp; 111111111=000001100
А (-) 000001110 amp; 000000000=000000000
В (-) 000001100 amp; 000000000=00000...
