ізації
Блок управління і синхронізації (Timing and Control) призначений для вироблення синхронізуючих і керуючих сигналів, що забезпечують координацію спільної роботи блоків ОЕВМ у всіх допустимих режимах її работи.В складу блоку управління входять:
В· пристрій формування тимчасових інтервалів,
В· логіка введення-виведення,
В· регістр команд,
В· регістр управління споживанням електроенергії,
В· дешифратор команд, логіка управління ЕОМ.
Пристрій формування часових інтервалів призначено для формування і видачі внутрішніх синхросигналов фаз, тактів і циклів. Кількість машинних циклів визначає тривалість виконання команд. Практично всі команди ОЕВМ виконуються за один або два машинних циклу, крім команд множення і ділення, тривалість виконання яких становить чотири машинних циклу. Позначимо частоту задає генератора через F г . Тоді тривалість машинного циклу дорівнює 12/F г або становить 12 періодів сигналу задає. Логіка введення - виведення призначена для прийому і видачі сигналів, які забезпечують обмін інформацією з зовнішніми пристроями через порти введення виведення Р0-Р3.
Регістр команд призначений для запису і зберігання 8-ми розрядного коду операції виконуваної команди. Код операції, за допомогою дешифратора команд і логіки управління ЕОМ, перетворюється на мікропрограму виконання команди.
Регістр управління споживанням (PCON) дозволяє зупиняти роботу мікроконтролера для зменшення споживання електроенергії та зменшення рівня перешкод від мікроконтролера. Ще більшого зменшення споживання електроенергії та зменшення перешкод можна домогтися, зупинивши задає генератор мікроконтролера. Цього можна досягти за допомогою перемикання біт регістра керування споживанням PCON. Для варіанту виготовлення за технологією n-МОП (серія 1816 або іноземних мікросхем, в назві яких в середині відсутня літера 'c') регістр управління споживанням PCON містить тільки один біт, керуючий швидкістю передачі послідовного порту SMOD, а біти управління споживанням електроенергією відсутні.
Арифметико-логічний пристрій (ALU) являє собою паралельне восьмирозрядному пристрій, що забезпечує виконання арифметичних і логічних операцій. АЛУ складається з [5]:
В· регістрів акумулятора, регістрів тимчасового зберігання TMP1 і TMP2,
В· ПЗУ констант,
В· суматора,
В· додаткового регістра (регістра В),
В· акумулятора (ACC),
В· регістра стану програм (PSW).
Регістр акумулятор і регістри тимчасового зберігання - восьмирозрядні регістри, призначені для прийому і зберігання операндів на час виконання операцій над ними. Ці регістри програмно не доступні.
ПЗУ констант забезпечує вироблення коригуючого коду при двійковій-десятковому поданні даних, коду маски при бітових операціях та коду констант.
Паралельний восьмизарядний суматор представляє собою схему комбінаційного типу з послідовним перенесенням, призначену для виконання арифметичних операцій додавання, віднімання та логічних операцій додавання, множення, неравнозначности і тотожності.
Регістр B - восьмизарядний регістр, використовуваний під час операцій множення і ділення. Для інших інструкцій він може розглядатися як додатковий надоперативність регістр.
Акумулятор - восьмизарядний регістр, призначений для прийому і зберігання результату, отриманого при виконанні арифметико-логічних операцій або операцій зсуву
Блок послідовного інтерфейсу і переривань (ПІП) призначений для організації введення - виведення послідовних потоків інформації та організації системи переривання програм. До складу блоку входять:
1. буфер ПИП,
2. логіка управління,
3. регістр управління,
4. буфер передавача,
5. буфер приймача,
6. пріемопередатчік послідовного порту,
7. регістр пріоритетів переривань,
8. регістр дозволу переривань,
9. логіка обробки прапорів переривань і схема вироблення вектора.
Лічильник команд (Program Counter) призначений для формування поточного 16-розрядної адреси внутрішньої пам'яті програм і 8/16-разрядного адреси зовнішньої пам'яті програм. До складу лічильника команд входять 16-розрядні буфер РС, регістр РС і схема инкремента (збільшення вмісту на 1). p> Пам'ять даних (RAM) призначена для тимчасового зберігання інформації, використовуваної в процесі виконання програми.
Порти P0, P1, P2, P3 є квазідвунаправленние портами введення - виведення і призначені для забезпечення обміну інформацією ОЕВМ із зовнішніми пристроями, утворюючи 32 лінії введення-виведення.
Регістр стану програми (PSW) призначений для зберігання інформації про стан АЛУ при виконанні програми.
Пам'ять програм (EPROM) п...
