овуючий пристрій, який буде використовуватися для зберігання мікрокоманд і початкової адреси команди. Як регістру мікрокоманд використовуються схеми К1804ІР2.
Блок оперативної пам'яті реалізований в базисі зарубіжних компонентів. Використовувалися 8 мікросхем Samsung KM44C1000D з організацією 1 М слів по 4 біта. В якості контролера ОП була обрана схема марки Renesas H8S/2377R, що реалізує всі необхідні сигнали пам'яті.
Інтерфейс шини процесор-пам'ять представлений шиною ISA. Забезпечення поєднання ОА з ОП буде проводитися за допомогою приемопередатчиков К1804ВА3.
3. Операційний автомат
.1 Структура операційного автомата
Структурна схема ОА представлена ??на малюнку 3.1.
Малюнок 3.1 - Структурна схема ОА
Опис складових:
АЛУ - арифметико-логічний пристрій виконує арифметичні і логічні операції. АЛУ побудовано на чотирьох мікропроцесорних секціях (МПС) КМ1804ВС2. Мікросхема є 4-розрядну нарощувану мікропроцесорну секцію. Умовне графічне зображення, опис висновків і основні електричні параметри винесено в додаток B. МПС доповнена схемою прискореного перенесення КМ1804ВР1, для зменшення часу здійснення переносу розрядів з однієї секції в іншу. З'єднання МПС з використанням схеми прискореного перенесення представлено на малюнку 3.2.
Регістри загального призначення, регістр прапорів, регістр команд, і регістр слова стану процесора виконані на схемах К1804ІР2. Приклад з'єднання регістрів для нарощування розрядності представлений на малюнку 3.3.
Рисунок 3.2 - Побудова 16-розрядного АЛУ на мікросхемі К1804ВС2 з використанням схеми прискореного перенесення К1804ВР1
Малюнок 3.3 - Приклад з'єднання регістрів К1804ІР2
Для сполучення ОА з інтерфейсом ISA використовувалася схема прийомопередавача К1804ВА3. Для отримання необхідної розрядності, використовувалося нарощування розрядності як показано на малюнку 3.5.
Таблиця 3.1 - Призначення висновків мікросхеми К1804ВА3
Малюнок 3.4 - Умовне графічне зображення К1804ВА3
Таблиця 3.2 - Основні електричні параметри К1804ВА3
Малюнок 3.5 - Приклад побудови 16-розрядного прийомопередавача на схемах К1804ВА3
Лічильник адреси команд виконаний на схемі лічильника К555ІЕ10. Мікросхема є чотирьохрозрядний синхронний лічильник. В якості запам'ятовуючого елемента використовується JK тригер, з внутрішньою затримкою. Лічильник має вхід синхронізації С, вхід установки нуля R, чотири інформаційних входу D1 - D4, входи дозволу рахунку V1, дозволи попереднього запису - V2, дозволу переносу P1, чотири виходи даних Q1 - Q4 і вихід перенесення інформації P2.
Малюнок 3.6 - Умовне зображення лічильника К555ІЕ10
Малюнок 3.7 - Нарощування розрядності лічильника К555ІЕ10
Таблиця 3.3 - Таблиця істинності К555ІЕ10
3.2 Розрахунок навантажувальної здатності шини даних
У теорії, при проектуванні шини даних необхідно оцінити величину струмового навантаження. Передача даних по шині даних здійснюється через приемопередатчики. Проведемо розрахунок навантаження:
Значення вхідного струму для прийомопередавача:
=0,72 мА IIH=100 мкА
Значення вихідного струму для прийомопередавача:
=48 мА IOH=15 мА
Таким чином отримуємо, що навантажувальна здатність забезпечується:
мА gt; 0,72 мА 15 мА gt; 100 мкА
4. Структура керуючого автомата
.1 Опис структури
Пристрій керування (УУ) являє собою комбінаційну схему, що має сім входів. Воно перетворює зовнішні керуючі сигнали і внутрішній сигнал з ФПН в набір керуючих сигналів для блоків мікросхеми.
Управління блоками проектованого пристрою покладається на керуючий автомат (УА) або блок мікропрограмного управління (БМУ). Довжину керуючого слова приймемо рівної 120 битий. Таким чином, розрядність регістра мікрокоманд, що зберігає поточний керуюче слово, буде дорівнює 120 бітам. Довжина слова МПЗУ, що зберігає набір з усіх керуючих слів або зберігає всі мікропрограми, також буде дорівнює 120 бітам. Саме з МПЗУ буде здійснюватися вибірка мікрокоманд.
Перелічимо основні блоки керуючого автомата. ...
