Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Новые рефераты » Розробка адаптера для оцифровки аналогового сигналу для мікропроцесорної секції

Реферат Розробка адаптера для оцифровки аналогового сигналу для мікропроцесорної секції





збільшення швидкості спаду АЧХ можна включати такі фільтри послідовно, що збільшує порядок фільтра та швидкість спаду АЧХ відповідно.

Діапазон вхідної однополярного напруги мікросхеми АЦП 0,5 ... +10,5 В, а максимальна амплітуда вхідного сигналу (за завданням) 3 В, тому потрібно коефіцієнт посилення по напрузі Кu = 3, при цьому опорна напруга для мікросхеми АЦП потрібно 9 В.

За формулою (1) знаходимо значення R3, R4:


R4/R3 = Кu-1


R4/R3 = 2, тому вибираємо R3 = 1 КОм, R4 = 2 Ком

R3 - тип С2-23, R4 - тип С1-4.

Для нахожденіяС1, С2:


ПЋ0 = Fc * 2ПЂ = 200 * 6.28 = 1256

вибираємо R1 = R2 = 1 КОм, тоді за формулами (2), (3):


С1 = (2000)/(1,41 * 1000000 * 1256) = 1,129 мкФ

С2 = 1,41/(2000 * 1256) = 0,561 мкФ


Вибираємо: С1 - тип К10-17Б H90 (1 мкФ), С2 - тип К10-17А H90 (0,47 мкФ)

В якості операційного підсилювача використовуватимемо К553УД2.

Принципова схема активного ФНЧ представлена ​​на малюнку 4. резистор R5 служить для установки 0.


В 

Рис. 4. Принципова схема активного ФНЧ.


3. Розробка блоку АЦП в складі мікропроцесорної системи


Мікросхема являє собою функціонально закінчений 10-розрядний АЦП [2], що сполучаються з мікропроцесором. Забезпечує перетворення як однополярного напруги (Висновок 15 з'єднується з виводом 16) у діапазоні 0 ... 9,95 В, так і біполярного напруги в діапазоні -4,975 ... +4,975 В в паралельний двійковий код. До складу ІС входять ЦАП, компаратор напруги регістр послідовного наближення (РПП), джерело опорної напруги (ДОН), генератор тактових імпульсів (ГТВ), вихідний буферний регістр з трьома станами, схеми управління. Вихідні каскади з трьома станами дозволяють зчитувати результат перетворення безпосередньо на шину даних мікропроцесора. За рівнями вхідних і вихідних логічних сигналів сполучаються з ТТЛ-схемами. У ІС вихідний струм ЦАП порівнюється з струмом вхідного резистора від джерела сигналу і формується логічний сигнал РПП. Стабілізація розрядних струмів ЦАП здійснюється вбудованим ІОН. Тактирование РПП забезпечується імпульсами вбудованого ГТВ з частотою прямування 300 ... 400 кГц. Установка РПП в початковий стан і запуск його в режим перетворення виробляється по зовнішньому сигналу "гасіння і перетворення ". По закінченню перетворення АЦП виробляє сигнал "Готовність даних" та інформація з РПП надходить на цифрові входи через каскади з трьома станами.


В 

Рис. 5. Позначення мікросхеми та призначення висновків


В 

Табл. 1. Характеристики мікросхеми.


Для роботи АЦП у складі мікропроцесорної системи необхідно сформувати адреси портів. Початковий адресу (заданий) А4. Тому присвоїмо адреси наступним портам:


Порт

Адреса

Молодші значущі розряди

А4

Старші значущі розряди

А5

Управління

А6


Т.к. заданий ізольований введення/висновок, порт являє собою дешифратор адреси, підключений до шини адреси, і регістр, підключений до шини даних. Як регістру будемо використовувати мікросхему КР555ІР22.

Схема підключення блоку АЦП до МПС представлена ​​на рис. 7. Мікросхеми DD2 і DD3 регістри для старших розрядів даних і молодших відповідно. Їх входи з'єднані безпосередньо з виходами мікросхеми АЦП, а виходи йдуть на шину даних. Запис відбувається при готовності АЦП-сигналом Rdy і сигналом від дешифратора на вхід З регістрів. <В 

Рис. 6. Мікросхема КР555ІР22. br/>

Дані надходять на шину даних. DD4-регістр для зберігання керуючого сигналу для АЦП, що надходить із шини даних, записуваного при вступі сигналу від дешифратора і сигналу дозволу переривання INTA на вхід З мікросхеми. При вирішенні програмою роботи, на адресу А4 записується біт дозволу роботи АЦП. Цей біт передається в мікросхему АЦП на вхід дозволу роботи Start. Після перетворення на АЦП з'являється сигнал готовності Rdy, який викликає переривання і дозволяє запис в регістри DD3, DD2. DD5 формує переривання RST3. При надходженні INTA на вхід Z, на шині даних формується сигнал RST3. <В 

Рис. 7. Принципова схема блоку АЦП.


4. Розробка селектора адреси


Будемо використовувати селектор адреси на дешифраторі і елементах "І" і "НЕ". Схема представлена ​​на рисунку 8. Нам потрібно сформувати 3 адреси А4, А5, А6. Т. е. можна адресу поділити на дві половини для "відлову" А (для всіх портів однаковий) і для 4,5,6.


В 

Для "відлову" А використовується "І" і "НЕ" - DD2, DD3, для 4,5,6 дешифратор на мікросхемі КМ555ІД6:

В В 
В 

Рис. 8. Принципова ...


Назад | сторінка 2 з 3 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Пристрій перетворення аналогових сигналів двійковий код і його перетворення ...
  • Реферат на тему: Сумісність і перетворення типів даних
  • Реферат на тему: Розробка програм перетворення форматів двійкових даних і сортувань в машинн ...
  • Реферат на тему: Схема управління і обробки вихідного сигналу
  • Реферат на тему: Розробка бази даних засобами системи управління базами даних MS Access