Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Курсовые обзорные » Схема транзисторного компенсаційного стабілізатора напруги

Реферат Схема транзисторного компенсаційного стабілізатора напруги





вихідна напруга зменшується, прагнучи до значення Uоп;

при негативному сигналі неузгодженості (U вих - Uоп <0) навпаки, внутрішній опір регулятора і Uр зменшуються, що приводить до зростання вихідної напруги U вих.











Рис. 2. Схема транзисторного компенсаційного стабілізатора напруги


У схемі, наведеній на рис. 2, роль регулятора грає транзистор VT1, узгоджувальний транзистор VT2 призначений для узгодження великого вихідного опору підсилювача постійного струму, зібраного на транзисторі VT3, з малим вхідним опором регулюючого транзистора VT1. Крім того, VT1 і VT2 разом утворюють складовою транзистор, що має коефіцієнт посилення по струму, що дорівнює добутку відповідних коефіцієнтів транзисторів VT1 і VT2, що дозволяє значно підвищити коефіцієнт стабілізації по напрузі. p align="justify"> Опорна напруга формується стабілітроном VD1 і порівнюється з вихідним напругою на підсилювачі сигналу помилки, виконаному на транзисторі VT3. Керуючий (підсилювальний) транзистор VT3 повинен забезпечувати достатню посилення сигналу по напрузі, щоб мати можливість реагувати на незначні коливання вихідної напруги. p align="justify"> Вихідна напруга схеми регулюється за допомогою дільника напруги, зібраного на резісторахR2, R3 і R4.

Конденсатор C1 виконує функцію збільшення швидкодії стабілізатора і реалізує ємнісний зв'язок між виходом стабілізатора і входом підсилювача.

Конденсатор C2 служить для підвищення стійкості стабілізатора і одночасно дозволяє зменшити вихідний опір схеми.



РОЗРАХУНОК


1.Регулірующій транзистор VT1


Знаходимо величину мінімальної напруги на вході стабілізатора


Uвх.мін. = U вих + Uк.е1 хв + ? U ,


де Uк.е1 хв. - Мінімально допустима напруга між емітером і колектором регулюючого транзистора, при якому робота відбувається на лінійній ділянці вихідної характеристики


Ік = f (Uк.е) пріIб = const.


Напруга Uк.е1 хв. для більшості транзисторів не перевищує 1? 3 В. Для розрахунку приймемо Uк.е1 хв. = 3 В: вх.мін. = 27 +3 +3 = 33В

Номінальне і максимальне напруги на вході стабілізатора з урахуванням допустимого відхилення напруги? Uвх = В± 5% відповідно рівні


Uвх === 34,74 Ввх. макс. === 36,477 В


Максимальне і мінімальне падіння напруги на ділянці емітер? колектор регулюючого транзистора VT1


Uк.е1 макс. = Uвх. макс. - U вих. хв. = 36,477 - (27 - 3) = 12,477 В

Uк.е1 хв. = Uвх. хв. - U вих. макс. = 33 - (27 + 3) = 3 В


Назад | сторінка 2 з 5 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Розробка стабілізатора змінної напруги
  • Реферат на тему: Дослідження лінійного стабілізатора напруги на транзисторах
  • Реферат на тему: Розробка блоку управління стабілізатора змінної напруги
  • Реферат на тему: Проектування моделі стабілізатора постійної напруги підвищувального типу
  • Реферат на тему: Розробка і дослідження компенсаційного стабілізатора з імпульсним регулюван ...