y"> У структурі мікроконтролера (рис. 1.1) головним елементом є процесорний модуль, інші модулі є периферійними (ЗУ, УВВ і т.д.).
Кожен периферійний модуль мікроконтролера має вхід для прийому сигналу «Вибір модуля» (). У процесі роботи мікроконтролера за допомогою цього сигналу одночасно може активізуватися тільки один з периферійних модулів. Це означає, що можливий обмін даними між, обраним модулем і процесорним модулем. Виходи інших модулів при цьому залишаються в високоімпедансное стані (відключеному) і на роботу мікроконтролера не впливають.
2. Процесорний модуль на БІС 1810
Два режими роботи МП 1810 дозволяють будувати на його основі центральні процесори для простих мікроконтролерів і обчислювальні модулі мультипроцесорних систем.
При побудові простих мікроконтролерів МП 1810 найчастіше працює в мінімальному режимі, а архітектура всього мікроконтролера використовує однопользовательськую системну шину (див. рис. 2.1).
Рис. 2.1
У такій конфігурації процесор складається з МП КР1810ВМ86, системного генератора КР1810ГФ84 і БІС магістрального інтерфейсу КР580ІР82/83, КР580ВА86/87 або КР1810ІР82/83 і КР1810ВА86/87, призначених для забезпечення необхідної здатності навантаження.
У схемі на рис. 3 інтерфейс адресної шини реалізований на буферних регістрах КР580ИР82, в які записується інформація з виходів AD0-AD15, A16-A19 МП 1810ВМ86 по сигналу STB в такті Т1 і зберігається там протягом всього машинного циклу. Інтерфейс шини даних реалізований на шинних формувача КР580ВА86.
Інформація про дані надходить в формувачі по сигналу з виходів AD0-AD15 МП КР1810ВМ86 в такті Т2-Т3. Мультиплексор К555КП11 формує роздільні сигнали читання / запису ЗУ і ВУ.
Є можливість організації каналу прямого доступу до пам'яті (ПДП) на БІС КР1810ВТ37 і системи переривань на БІС КР1810ВН59.
3. Модулі пам'яті мікроконтролера на МП 1810
Мікропроцесори сімейства К1810 адресують простір ЗУ обсягом 1 Мбайт з байтовой організацією, де БІС ЗУ підключені до старшого і молодшого байтам каналу даних.
При проектуванні модулів пам'яті необхідно проаналізувати сумісність БІС ЗУ з системою на базі МП 1810, як мінімум за наступними параметрами: необхідна інформаційна ємність і організація пам'яті, швидкодія (час циклу звернення для запису або зчитування), тип магістралі (інтерфейсу), характеристики ліній магістралі і т.д.
Для прикладу? час циклу читання / запису без використання тактів очікування, МП 1810, при частоті синхронізації 5 МГц становить менше 600 нс, а час вибірки статичного ОЗУ? близько 160 нс. Тому для реалізації ОЗУ можна використовувати БІС ОЗУ сімейств К541 або К132 і ОЗУ сімейства К565. Для реалізації ПЗУ без тактів очікування слід використовувати БІС сімейства К556 (рис. 2.2).
Рис. 2.2
Застосування інших сімейств мікросхем пам'яті, вимагає організації одного або двох тактів очікування.
Оперативні запам'ятовувальні пристрої мікроконтролера на базі МП К1810ВМ86 також мають Двухбайтовое організацію і складаються з двох банків.
Старший банк ЗУ зберігає старший байт шестнадцатіразрядного слова і вибирається по сигналу, молодший - ...
