Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Новые рефераты » Структурно-функціональна організація двоядерних і чотириядерних процесорів Intel Xeon

Реферат Структурно-функціональна організація двоядерних і чотириядерних процесорів Intel Xeon





к» Intel (2017) 2017 «Тік» Intel (+2018) (вдосконалена Intel (2017)) 8 нм2018 «Так» ExymoreIntel Exymore2019

Стратегія розвитку архітектури та напівпровідникової технології, реалізована корпорацією Intel, не тільки дозволяє випускати нові рішення відповідно до запланованих темпами, але і сприяє впровадженню інноваційних рішень у галузі на рівні платформ, розширюючи використання переваг високої продуктивності і енергоекономічності.


2. Структурна організація сучасних універсальних мікропроцесорів


Характерними рисами сучасних універсальних мікропроцесорів є:

1. Суперскалярная архітектура, що забезпечує одночасне виконання декількох команд в паралельно працюючих виконавчих пристроях.

2. Динамічна зміна послідовності команд (виконання команд з випередженням - спекулятивне виконання).

. Конвеєрне виконання команд.

. Передбачення напрямки розгалужень.

. Попередня вибірка команд і даних.

. Паралельна обробка потоків даних.

. Багатоядерна структура.

. Багатопотікове обробка команд.

. Знижене енергоспоживання.

Практична реалізація даних принципів в структурах різних процесорів має ряд істотних особливостей, пов'язаних з їх мікроархітектурою. Мікроархітектура процесора визначає реалізацію його внутрішньої структури, принципи виконання надходять команд, способи розміщення і обробки даних.


3. Особливості многоядерной процесорної мікроархітектури Intel Core


Мікроархітектура Intel Core успадковує філософію ефективного енергоспоживання, вперше реалізовану в процесорах Intel Pentium M для мобільних ПК. Запозичивши найкраще від які стали основою для настільних і мобільних процесорів Intel мікроархітектури Net Burst і Mobile, мікроархітектура Intel Core містить сотні нововведень, але основні з них зводяться до п'яти технологічним рішенням:

1. Технологія Intel Wide Dynamic Execution - забезпечує виконання до п'яти микроопераций за один такт.

2. Технологія Intel Advanced Digital Media Boost - технологія, спрямована на оптимізацію декодування мультимедійного контенту. Дозволяє обробляти всі 128-розрядні команди SSE, SSE2 і SSE3, широко використовувані в мультимедійних та графічних додатках, за один такт.

. Технологія Intel Advanced Smart Cache - має на увазі наявність загальної для всіх ядер кеш-пам'яті L2, яка динамічно розподіляється між ними залежно від виконуваних завдань.

. Технологія Intel Smart Memory Access - комплекс технологій з оптимізації алгоритмів доступу до пам'яті і попереднього завантаження даних.

. Технологія Intel Intelligent Power Capability - являє собою цілий набір технологій, які покликані істотно знизити енергоспоживання. Істотним недоліком процесорів мікроархітектури Intel Core став їх немодульность дизайн (немодульность проектування). Обмін даними між розрізненими ядрами організовувався через системну пам'ять, що часом викликало великі затримки, обумовлені обмеженою пропускною здатністю процесорної шини. Крім того, продуктивність часто обмежувалася недостатньо високою пропускною здатністю шини пам'яті.

Таким чином, подальше збільшення багатоядерності і многопроцессорности, вбрання основним вектором збільшення продуктивності сучасних систем, рано чи пізно повинні були завести Intel в глухий кут, навіть незважаючи на те, що сама по собі мікроархітектура Intel Core представляється дуже вдалою.


. Мікроархітектура Intel Nehalem


Мікроархітектура Nehalem є подальшим розвитком розглянутої вище мікроархітектури Intel Core.

Основними відмінними рисами даної мікроархітектури є наступні:

1. Вдосконалене в порівнянні з Core обчислювальне ядро.

2. Багатопотокова технологія SMT (Simultaneous Multi-Threading), що дозволяє виконувати одночасно два обчислювальних потоку на одному ядрі.

3. Три рівня кеш-пам'яті: L1 кеш розміром 64 Кбайта на кожне ядро, L2 кеш розміром 256 Кбайт на кожне ядро, загальний поділюваний L3 кеш розміром 4, 8 і до 24 Мбайт.

. Інтегрований в процесор контролер пам'яті з підтримкою декількох каналів DDR3 SDRAM.

. Нова шина QPI з топологією точка - точка для зв'язку процесора з чіпсетом і процесорів між собою.

6. Модульна структура.

7. Монолітна конструкція - процесор складається з одного напівпровідникового кристала.

...


Назад | сторінка 2 з 6 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Мікроархітектура Intel Nehalem
  • Реферат на тему: Web-сайт &Процесори Intel та їх характеристики. Історія розвитку. Вибір лог ...
  • Реферат на тему: Нові технології в чіпсетах - сімейство 6x від Intel
  • Реферат на тему: Історія Intel
  • Реферат на тему: Діяльність корпорації Intel