ралельні процеси замість трьох) та ефективності роботи з мікро-операціями (micro-ops).
Як можна бачити на малюнку 1, ширша ширина з чотирьох потоків (а частково навіть з п'яти) дотримується на всьому шляху виконання, тобто в наявності внутрішнє збільшення пропускної здатності. Іншими словами, процесор може вибирати (fetch), видавати (dispatch), виконувати (execute) і повертати (return) чотирьох інструкції одночасно.
Малюнок 1 Wide Dynamic Execution
(рис.2) використовує Socket 775. Йому буде потрібно або чіпсет 975X (для ігор), або чіпсет 965 (для цифрового будинку і цифрового офісу ).
Малюнок 2 - Conroe
Ідея злиття мікро-операцій була реалізована і на рівні інструкцій x86 (паралелізм на рівні інструкцій), дозволяючи двом незалежним інструкціям зливатися для щаблів декодування і виконання. Ця функція, звана Macro Ops Fusion, перейшла навіть і на АЛУ: останні забезпечують виконання інструкцій за один такт, будь то дві злиті воєдино інструкції або прості.
АЛУ зазвичай розбиває інструкції на два блоки, що призводить до двох мікро-операціями і, відповідно, двом тактам виконання. Intel вирішила розширити ширину виконання трьох АЛУ до 128 біт, що дозволяє обробляти за один такт восьмій блоків з одинарною точністю або чотири блоки з подвійною точністю. Ця функція була названа поліпшеною роботою з цифровим медіа-вмістом (Advanced Digital Media Boost), оскільки вона стосується і інструкцій SSE. Тут ми підходимо до виконання команд SSE за один такт (Single Cycle SSE). Наприклад, можна об'єднати чотири 32-бітних вектора в один 128-бітний блок.
Єдиний кеш L2 (рис.3). Два ядра спільно використовують кеш об'ємом 2 або 4 Мбайт. Кешування проводиться більш ефективно, адже дані не потрібно зберігати по два рази в окремих кешах L2 (дублювати). Кеш L2 повністю динамічний і здатний адаптуватися під навантаження кожного ядра. Наприклад, одне ядро ??може динамічно забрати 100% кеша L2, якщо це потрібно (рядок за рядком).
Та й обмін даними між ядрами тепер проводиться більш ефективно, оскільки процесорна шина при цьому не навантажується. І затримки, якщо два ядра намагаються отримати доступ до шини, тепер не відбувається. В якості гарного прикладу можна навести багатопоточний оточення, коли одне ядро ??записує в кеш, а друге ядро ??може в цей час що-небудь зчитувати з нього. Знижуються промахи кешу, знижуються затримки, та й доступ тепер відбувається швидше, адже раніше вузьким місцем була FSB.
Малюнок 3 - Dynamic L2 Cache Usage
Після розробки, без сумніву, більш ефективною процесорної архітектури і потужного кеша L2 Intel створила умови, щоб вони використовувалися в повній мірі. Кожен двоядерний процесор Core оснащений вісьмома блоками попередньої вибірки (prefetch): два блоки вибірки даних і один блок вибірки інструкцій на ядро, а також два блоки вибірки загалом кеші L2. Як стверджує Intel, блоки можна оптимізувати для кожної з моделей Core (Merom/Conroe/Woodcrest), в результаті чого вони будуть по-різному виконувати попередню вибірку для секторів мобільних, настільних або серверних обчислень.
Блок попередньої вибірки надає дані вищестоящим блокам, використовуючи складні алгоритми передбачення. Він повинен запросити дані, які ймовірно будуть використовуватися в найближчому часі, що знижує затримки і підвищує ефективність. Блоки попередньої вибірки пам'яті постійно оцінюють картину використання пам'яті, намагаючись передбачити майбутні запити і закачати відповідні дані в кеш L2. У той же час, блоки попередньої вибірки повинні стежити за потоковим трафіком, кешувати який сенсу не має.
Процесор раніше використовує системну шину (FSB), а контролер пам'яті вбудований в північний міст.
Intel Core 2 Duo на базі ядра Conroe (рис.4) (65 нм технологія, 291 млн транзисторів) були представлені у варіантах E6300 (1,86 ГГц), E6400 (2,13 ГГц), E6600 (2,40 ГГц), E6700 (2,66 ГГц), при цьому дешеві моделі (E6300 і E6400) випускаються з урізаною до 2 Мб загальної для 2 ядер кеш-пам'яттю 2 рівня, на відміну від 4 Мб у E6600 і E6700. Об'єднання кеш-пам'яті ядер дозволяє більш ефективно використовувати ресурси процесора.
Малюнок 4 - Intel Core 2 Duo на базі ядра Conroe
Intel Core 2 Duo на базі ядра Merom, призначений для мобільних процесорів, випускається в наступних варіантах: T5200 з частотою 1,60 ГГц, T5500 з 1,66 ГГц, T5600 з 1,83 ГГц, T7200- 2,00 ГГц, T7400 - 2,16 ГГц, T7600 - 2,33 ГГц. Дешевші T5x00 мають 2 Мб загальної для двох ядер кеш-пам'яті другого рівня, більш дорогі T7x00 - 4 Мб.Core 2 Extreme побудований на ядрі Conroe XE і покликаний замінити такі процесори як Pen...
