r/>
В
___
Y5
...
p> В В В В
Рис. 9
br/>
В
4.6 Оцінка швидкодії УСД у варіанті реалізації на принципахсхемною логіки
При оцінці швидкодії УСД для простоти будемо вважати, що найбільша тривалість акту перетворення АЦП менше тактового періоду синхроімпульсів (Т = 2 мкс). У цьому випадку при функціонуванні УСД режим очікування (проходження прошивки по малому циклу (Див. рис. 5) буде відсутній. p> Число тактів, необхідних для виконання мікропрограми збору даних, дорівнює сумі дуг, що містяться у дорозі між вузлами графа з урахуванням циклічного повторення окремих ділянок шляху. Таким чином цикл збору даних буде складатися з одного такту на виконання мікрокоманд Y1 і F (в даному випадку дев'яти) проходжень за великим циклу (від a 1 до a 1 , см.рис.6). Кожне проходження за великим циклу вимагає трьох тактів. Разом тривалість циклу збору даних складе S = (1 + F . 3) . T = (1 +13 . 3) . T = 40 . 2 мкс = 80 мкс. br/>
5. РЕАЛІЗАЦІЯ УСД У ВИГЛЯДІ МПС НА БАЗІ МІКРОПРОЦЕСОРА КР580ВМ80
5.1 Структурна схема мікропроцесорного пристрою
Структурна схема УСД, побудованого у вигляді мікропроцесорного пристрою (МПУ), представлена ​​на рис.10. Крім мікропроцесора і відомих вже модулів АЦП, ОП та комутатора аналогових каналів, схема МПУ містить два пристрої введення і один пристрій виведення даних, роль яких можуть виконувати програмно-керовані регістри-порти, наприклад МБР К5889ІР12. У такому варіанті МПУ шина управління може складатися всього з двох ліній ЗАПИС і ЧИТАННЯ. На рис.10 для простоти не показані: дешифратор сигналів вибірки модуля ОП (ВК) і тригер-прапор АЦП (Т фл ). br/>
5.2 Блок - схема алгоритму функціонування МПУ
Початковий адресу 0715 16 комірки пам'яті області ОП, відведеної для збору даних, будемо зберігати в парі регіст...
