ustify">), і як тільки їх кількість перевищить число 17, компаратор == 1 видасть "0" і на виході логічного елемента "і" устанвітся "0", який і відключає зворотний зв'язок. Процес повторюється з приходом імпульсу з частотою f т /70.
Блок формування кадру
Для перетворення паралельного коду, що складається з адрес каналів, в послідовний служить зсувний регістр RG 1 . За сигналом V1 в регістр дозволяється запис. Лічильник СТ 6 вважає прийшли на нього (з частотою f т /70) імпульси. Як тільки він дорахував до 13 (починаючи з нуля), компаратор == 2 , встановиться в одиницю, яка скине лічильник. В цей же час тригер Т 60 встановиться в одиницю, яка дозволить прохід імпульсів f т через елемент & 8 . Все це потрібно для того, щоб адреси подавалися на вихід пристрою після даних.
На вихід регістра сигнали видаються по приходу синхроімпульсів з елемента & 8 . Ці імпульси підраховує лічильник СТ 7 . Як тільки він дорахував до 6 (починаючи з нуля), компаратор == 3 , встановиться в одиницю, яка скине лічильник СТ 7 і тригер Т 60 , після чого процес повторюється.
Висновок
При виконанні курсового проекту було розроблено пристрій збору та обробки інформації. Аналогово-цифровий перетворювач має похибка перетворення 0,05%. Пристрій забезпечує ймовірність помилкового прийому інформації . Основні блоки: блок стиснення даних, блок комутації, блок кодування і блок формування кадру. При розробці блоку стиснення даних був використаний алгоритм екстраполяції другого порядку.
Аналізуючи виконану роботу, можна зробити висновок, що Дане пристрій має гарну швидкодію (комутація з аналогових датчиків відбувається після перетворення), але це вимагає великих апаратних витрат. Також синхронізація роботи всіх елементів схеми вимагають великих тимчасових і апаратних витрат. br/>
Список використаної літератури
. Чиє Ен Ун Електроніка: Учеб. посібник для студентів вузів спец. "Управління ...
