bench 5.3 доповнена найпростішої програмою розробки друкованих плат EWB Layout (Multiboard) (причому на відміну від Micro-Cap 7 інтерфейс з іншими відомими САПР друкованих плат не передбачений), і потім серій програм multisim 2001, ultiboard 2001, ultiroute і commsim 2001.
Or CAD 9.2 - інтегрований програмний комплекс корпорації Cadence Design Systems (кол. Design Lab) для наскрізного проектування аналогових, цифрових та змішаних аналого-цифрових пристроїв, синтезу пристроїв програмованої логіки і аналогових фільтрів. Проектування починається з введення принципової схеми, її моделювання та оптимізації і закінчується створенням керуючих файлів у форматі JEDEC для програматорів, розробкою друкованої плати і виведенням керуючих файлів для фотоплоттерів і свердлильних верстатів.
System View 5.0 - програма System View являє собою конструктор, за допомогою якого із стандартних «кубиків» будується функціональна схема досліджуваної електронної системи. З каталогу бібліотек вибирається потрібний функціональний модуль, який переноситься на схему, і потім проводиться синтез його параметрів або завдання їх значень вручну. Після з'єднання всіх функціональних модулів і підключення вимірювальних пристроїв задаються системні параметри (тривалість інтервалу спостереження, частота дискретизації, параметри швидкого перетворення Фур'є) і виконується моделювання. В окремому вікні проглядаються і обробляються результати аналізу. Розраховуються перетворення Фур'є графіків, кореляційні і взаємно кореляційні функції, виконуються арифметичні та тригонометричні операції, статистична обробка даних та багато іншого.
Microwave Office 2002. - програми Microwave Office (MCO) і VSS (Visual System Simulator) фірми Applied 'Wave Research (AWR) дозволяють моделювати принципові СВЧ пристрою, задані як: у вигляді принципових, так і функціональних схем.
2. Аналіз функціональної пам'яті типу FIFO, LIFO в сучасних мікропроцесорах
В обчислювальних системах використовуються підсистеми з різною швидкодією, і, зокрема, з різною швидкістю передачі даних (рисунок 2.1). Зазвичай обмін даними між такими підсистемами реалізується з використанням переривань або каналу прямого доступу до пам'яті. У першу чергу підсистема 1 формує запит на обслуговування у міру готовності даних до обміну. Однак обслуговування переривань пов'язано з непродуктивними втратами часу і при пакетному обміні продуктивність підсистеми 2 помітно зменшується. При обміні даними з використанням каналу прямого доступу до пам'яті підсистема 1 передає дані в пам'ять підсистеми 2. Даний спосіб обміну досить ефективний з точки зору швидкодії, але для його реалізації необхідний досить складний контролер прямого доступу до пам'яті.
Найбільш ефективно обмін даними між підсистемами з різною швидкодією реалізується за наявності між ними спеціальної буферної пам'яті. Дані від підсистеми 1 тимчасово запам'ятовуються в буферної пам'яті до готовності підсистеми 2 прийняти їх. Ємність буферної пам'яті повинна бути достатньою для зберігання тих блоків даних, які підсистема 1 формує між зчитування їх підсистемою 2. Відмінною особливістю буферної пам'яті є запис даних з швидкодією і під управлінням підсистеми 1, а зчитування - з швидкодією і під управлінням підсистеми 2 («еластична пам'ять »). У загальному випадку пам'ять повинна виконувати операції запису і зчитування абсолютно незалежно і навіть одночасно, що усуває необхідність синхронізації підсистем. Буферна пам'ять повинна зберігати порядок надходження даних від підсистеми 1, тобто працювати за принципом «перше записане слово зчитується першим» (First Input First Output - FIFO). Таким чином, під буферною пам'яттю типу FIFO розуміється запам'ятовуючий пристрій (ЗУ), яке автоматично стежить за порядком надходження даних і видає їх у тому ж порядку, допускаючи виконання незалежних і одночасних операцій запису і зчитування.
Розглянемо застосування буферної пам'яті типу FIFO на прикладі мікропроцесора КР1810ВМ86. На малюнку 2.2 приведена структурна схема мікропроцесора КР1810ВМ86. У цьому мікропроцесорі буферна пам'ять типу FIFO організовується у вигляді блоку регістрів черги команд.
Блок регістрів черги команд забезпечує можливість накопичення команд об'ємом до 6 байт. Це дозволяє подавати команди з блоку регістрів в операційний пристрій, де відбувається їх виконання, без затримки і, крім того, досягається можливість поєднати в часі процеси, пов'язані з вибіркою команд з пам'яті, і процеси, пов'язані з їх виконанням.
Малюнок 2.1. Застосування буферної пам'яті
Малюнок 2.2 Принцип роботи стековой пам'яті LIFO
Так само в мікропроцесорах використовується стековая пам'ять - це пам'ять доступ до якої організований за принципом: «останнім ...
