x 1 = x 2 = x 3 і на об'єднаний вхід x подати сигнал D , тоді виходами є лінії y 0 , y 1 , y 2 , y 3 . Для отримання мультиплексора з'єднуються всі виходи, і об'єднаний вихід y = y 0 = y 1 = y 2 = y 3 є виходом мультиплексора.
6. Синтез КС на мультиплексорах (арифметичний суматор)
Логічна функція, реалізована мультиплексором (рис.14, в ) з n адресними входами, за структурою повністю збігається з СДНФ для функцій n змінних (1). З цього випливає, що будь-яку ПФ n змінних можна реалізувати тривіальним прямим способом, подавши змінні на адресні входи, а на входи D i - константи 0 або 1 .
Більш ефективний (за критерієм витрат апаратних засобів) спосіб реалізації ПФ на основі мультиплексора, коли на інформаційні входи D i подаються не тільки константи 0 і 1 , а й змінні і деякі функції від змінних, що виконуються простими ЛЕ (рис.16). У цьому випадку 4-канальний мультиплексор, що має два адресних входу, можна використовувати для реалізації функції трьох змінних y ( x 2 < i>, x 1 , x < sub> 0 ).
Як приклад розглянемо синтез логічної схеми однорозрядного арифметичного повного суматора на основі 4-канальних мультиплексорів. Таблиця істинності суматора наведена на рис.17, а . У таблиці: a i і b i - підсумовувані розряди, p i -1 - перенесення з ( i -1 )-го розряду; s i - значення суми; p i - перенесення з i - го в ( i +1 )-й розряд. p> У СДНФ логічна функція перенесення p i має вигляд:
. (12)
Приймемо як адресних змінних A 1 , A 0 відповідно змінні і перепишемо рівняння (12) у вигляді, відповідному логічному рівнянню 4-канального мультиплексора (рис.14, в )
. (13)
З зіставлення рівняння (13) і рівняння 4-канального мультиплексора (рис.14, в ) слід: D 0 = 0 , D 1 = p i -1 , < i> D 2 = p i < sub> -1 , D 3 = () = 1 . p> Простіше і наочніше виходять функції входів мультиплексора при використанні карт Карно. При зробленому виборі адресних змінних кожному з чотирьох інформаційних входів мультиплексора відповідає одна з чотирьох зон карти Карно, показаних на рис.17, б. Кожну з цих зон можна розглядати як двухклеточного карту Карно, яка задає логічну залежність сигналу входу D i мультиплексора від змінної p i -1 , що не використовується в якості адресної змінної. Для виявлення цієї логічного зв'язку необхідно зіставити значення, що приймаються змінної p i -1 , і значення функції ( p i або s i ), записані в клітинах карти. Ці значення або рівні, або знаходяться в інверсної зв'язку, або значення функції не залежить від змінної p i -1 (одно 0 або 1 ). p> Отримані по картах значення функцій входів мультиплексорів наведені на рис.17, в , г , а на рис.17, д - відповідна їм структурна схема арифметичного суматора, виконана на двох мультиплексорах із загальними адресними входами. На рис.17, е - умовне графічне позначення однорозрядного арифметичного повного суматора. Багаторозрядні арифметичні суматори (Рис.17, ж - арифметичний суматор двох четирехразрядних довічних чисел) будуються на основі однорозрядних арифметичних суматорів (рис.17, е ), на рис.17, з - умовне графічне позначення такого суматора. p> Для функцій трьох змінних y ( x 2 , x 1 , x 0 ) можливі три варіанти вибору адресних змінних А 1 , А 0 (Рис.18, а ). Кожному варіанту відповідає свій спосіб поділу карти Кар...
