і на основі КМОП - структур (561, К561, 564, К564, 564В, Н564, КР1554, КР1561, К1564);
середнього швидкодії ТТЛ - логіки (133, КМ133, К155, КМ155);
малопотужні на основі ТТЛ -, ТТЛШ-логіки (134, КР134, 533, КМ533, К555, КМ555, КР1533);
швидкодіючі на основі ТТЛ, ТТЛШ-логіки (К130, К131, КМ131, Н530, 530, М530, КР531, КР1531);
високої швидкодії на основі ЕСЛ-логіки (100, К100, 500, К500, 1500, К1500);
надвисокого швидкодії на основі арсеніду галію (К6500).
В залежності від вимог, що пред'являються апаратурі, можна використовувати різні серії мікросхем. У радіоелектронній апаратурі з підвищеними вимогами по швидкодії знаходять застосування ІС 100, К500, з жорсткими вимогами по споживаної потужності при відносно невисокому швидкодії - ІС К561, К564, а швидкодіючу апаратуру з малою споживаною потужністю дозволяють створювати ІС 533, К555, КР1533, КР1531.
Малюнок 1 - Порівняльна характеристика КМОП і ТТЛ серій ІМС
Після аналізу технічного завдання стає ясно, що особливі вимоги до споживаної потужності не пред'являються, а значить, оптимальним буде використання мікросхем ТТЛШ, наприклад серії КР1533.
Схема логічного елемента серії К1533 (ALS) має такі переваги порівняно з схемою серії К555 і К155: повне обмеження діодом Шотткі всіх насищаються транзисторів, що сприяє виключенню накопичення зайвого базового заряду і значно зменшує час вимикання транзисторів; усунення зайвого накопичення заряду, що дозволяє одержати більш стабільний час перемикання в діапазоні температур; забезпечення поліпшення динамічної завадостійкості при високому логічному рівні за рахунок активного вимикання вихідного транзистора.
При відносно невеликому споживанні (нижче, ніж у ТТЛ), мікросхеми серії К1533 по швидкодії порівняти з КМОП-мікросхем-мами швидкодіючих серій, але є більш доступними і дешевими. Крім того мікросхеми ТТЛШ краще захищені від перешкод, ніж КМОП і не вимагають узгодження за рівнями з логікою ТТЛ, що є промисловим стандартом.
. Розробка схеми електричної принципової і переліку елементів
На початковому етапі необхідно провести мінімізацію всіх трьох функцій заданих за завданням. У мінімізацію входять побудова карт Карно (Lazare Carnot - французький інженер і вчений), отримання мінімальної форми заданої функції.
Даними для проектування є:
система трьох логічних функцій шести змінних кожна;
виконання (мультиплексор із заданою кількістю адресних входів - q, логічні елементи І-НЕ і АБО-НЕ), тобто, елементна база для синтезу логічного пристрою управління. Необхідно врахувати, що заданий мультиплексор необхідно використовувати для реалізації одного ярусу схеми, для решти ярусів - використовувати або тільки логічні елементи базису І-НЕ, або АБО-НЕ. Спільне використання обох базисів не припустимо.
Згідно виданим викладачем варіанту (тема 4, варіант №29), маємо такі дані:
Кількість адресних входів МХ одно 2 і 4.
№ABCDEFYX5X4X3X2X1X000000001100000112000010030000110400010005000101060001100700011108001000090010010100010100110010110120011000130011010140011100150011110160100000170100010180100100190100110200101001210101011220101100230101111240110000250110010260110100270110110280111000290111010300111100310111110321000000331000010341000101351000111361001001371001010381001100391001110401010000411010010421010100431010110441011001451011011461011100471011110481100000491100010501100100511100110521101000531101010541101101551101111561110001571110010581110100591110110601111001611111011621111100631111110 Таблиця 1 - Таблиця істинності першої функції (F1)
Досконала діз'юнктівная нормальна форма (СДНФ) функції
Малюнок 2 - Карта Карно з об'єднаннями для першої функції (F1)
Мінімальна форма заданої функції F1 (МДНФ):
З'ясуємо, наскільки часто зустрічаються ті чи інші змінні в отриманій МДНФ.
Таблиця 2 - змінні функції F1
A (X5) B (X4) C (X3) D (X2) E (X1) F (X0) 877773 Число адресних входів мультиплексора за завданням одно 2 і 4. Спочатку виконаємо декомпозицію по двох змінним , а потім по чотирьом.
Як видно з таблиці 2, найчастіше зустрічаються змінні A (X5) і B (X4). Тому при розкладанні по двох змінним будемо їх використовувати. Розкладання будемо проводити, використовуючи декомпозицію логічних функцій.
При декомпозиції логічна функція представляється у вигляді зваженої суми певного числа більш простих логічних функцій - залишкових функцій.
Декомпозиція за двом зазначеними змінним має вигляд:
Для МДНФ заданої функції отримаємо залишкові функції (ОФ):
Тепер виконаємо декомпозицію по чотирьох змінним (A, B, C, D).
