тності прозорий для прикладного програміста, і в програмах відсутні які-небудь інші команди звернення до пам'яті, крім команд "Читання" (load) і "запис" (store). Використовується єдине фізичний простір або віртуальну адресу. Архітектура НД з пам'яттю, що має багато привабливих рис:
• однорідність адресного простору пам'яті, що дозволяє при створенні додатків не враховувати тимчасові співвідношення між зверненнями до різних блокам ієрархічної пам'яті;
• створення додатків у звичних програмних середовищах;
• легке масштабування додатків для виконання на різному числі процесорів і різних ресурсах пам'яті.
Неявне розміщення даних як сторінок пам'яті; явне вказівку доступу до даних . У цій архітектурі використовується поділюване безліч сторінок пам'яті, які розміщуються на зовнішніх пристроях. При явному запиті сторінки автоматично забезпечується когерентність шляхом пересилання вже запитаних раніше сторінок не із зовнішньої пам'яті, а з пам'яті модулів, що мають ці сторінки.
Явна розміщення даних із зазначенням поділюваних модулями сторінок; неявне вказівку доступу до даних за допомогою команд load, store.
Існує технологія MEMORY CHANNEL ефективної організації кластерних систем на базі моделі розділяється пам'яті. Суть технології полягає в наступному. У кожному комп'ютері кластеру передбачається організація пам'яті на основі механізму віртуальної адресації. Адреса при цьому складається з двох частин: групи бітів, що служать для визначення номера сторінки, і власне адреси всередині сторінки. У кожному комп'ютері в ході ініціалізації виділяється запропоноване, можливо різне, аж до повної відсутності, кількість фізичних сторінок пам'яті, поділюваних цим комп'ютером з іншими комп'ютерами кластера.
Після встановлення у всіх комп'ютерах відображення сторінок пам'яті, доступ до віддаленим пам'яті виконується за допомогою звичайних команд читання (load) і запису (store) як до звичайних сторінкам віртуальної пам'яті без звернень до операційної системи або бібліотекам часу виконання.
1.2. Механізми неявної реалізації когерентності
Сучасні мікропроцесори мають один або кілька рівнів внутрикристальной кеш-пам'яті. Тому інтерфейс мікропроцесорів з необхідністю включає механізм організації когерентності внутрикристальной кеш-пам'яті і внекрістальной пам'яті. Внекрістальная пам'ять може також бути багаторівневою: складатися з кеш-пам'яті і основної пам'яті.
Реалізація механізму когерентності в НД з пам'яттю, що вимагає апаратурно-тимчасових витрат. Причому зменшити тимчасову складову витрат можна за рахунок збільшення апаратурною складової і навпаки. Зменшення тимчасової складової вимагає створення спеціалізованої апаратури реалізації когерентності. Зменшення апаратурною складової передбачає деякий мінімум ...
