я дані по шині
PMD. У кеш поміщаються тільки ті команди, при виборі яких з пам'яті виникає конфлікт із зверненням до даних по шині
PMD. Кеш команд дозволяє здійснювати звернення до даних по шині РМ без додаткових циклів, якщо команда, яка повинна бути обрана, вже кешуватися. Навіть якщо команда і дані знаходяться в різних блоках пам'яті, але для їх вибірки використовується одна і та ж шина, то у випадку невдалого звернення до кешу завжди буде додаватися додатковий цикл.
В
Шини пам'яті і генерація адрес
У процесорі ADSP-2106x є три внутрішні шини, з'єднані з його двухпортовой пам'яттю: шини РМ, DM і шина I/O. Шини РМ і DM спільно використовують один порт пам'яті, а шина I/O - інший порт.
Програмний автомат і генератори адреси даних (DAG1 і DAG2) формують адреси пам'яті. Програмний автомат виводить 24-розрядний адреса на шину РМ для вибору команди. DAG1 і DAG2 забезпечують адреси для читання і запису даних (див. рис.5.1).
Два генератора адреси даних дозволяють виконувати непряму адресацію даних. DAG1 виводить 32-розрядний адреса на шину адреси DM. DAG2 виробляє 24-розрядний адреса для звернення до даних по шині даних РМ. DAG1 і DAG2 можуть генерувати адреси одночасно - по шині РМА і шині DMA - для подвійних операндів читання/запису, якщо команда, яка повинна бути обрана, доступна з кеша.
48-розрядна шина PMD використовується для передачі команд (і даних), 40-розрядна шина DMD використовується для передачі даних. Розрядність шини PMD - 48 біт у відповідність з довжиною командного слова. Коли ця шина використовується для передачі 32-розрядних даних з плаваючою крапкою або 32-розрядних даних з фіксованою точкою, то дані вирівнюються до 32 старшим розрядам шини.
40-розрядна шина DMD забезпечує шлях для передачі за один цикл вмісту будь-якого регістра в процесорі в будь-який інший регістр або в будь-яку клітинку зовнішньої пам'яті. Адреси даних беруться з одного з двох джерел: абсолютної величини, визначеної в команді (пряма адресація), або з виходу генератора адреси даних (непряма адресація) .32-розрядні дані з фіксованою точкою і 32-розрядні дані з плаваючою точкою одиночної точності також вирівнюються до 32 старшим розрядам шини.
Регістри РХ, що з'єднують шини, дозволяють виконувати обмін даними між 48-розрядної шиною PMD і 40-розрядної шиною DMD або між 40-розрядним регістровим файлом і шиною PMD. Ці регістри містять апаратні засоби для усунення розбіжності у розрядності шин.
Три шини: РМ, DM і I/O - об'єднуються в зовнішньому порте процесора, утворюючи поза кристала одиночні шини даних (DATA47_0) та адреси (ADDR31 _0) b>
Звернення до блоку пам'яті і конфлікти
За будь-який з трьох внутрішніх шин ADSP-2106x можна звертатися до одного з блоків внутрішньої пам'яті в будь-який час. До кожного блоку двухпортовой пам'яті може звернутися і ядро процесора (по шині РМ або шині DM), і пристрій вводу-виводу (по шині I/O) за один цикл. Якщо ядро ​​процесора і пристрій введення-виведення звертаються до одного і того ж блоку пам'яті, то додаткових циклів не потрібно.
Однак коли ядро ​​процесора здійснює два звернення до одному блоку пам'яті в одному і тому ж циклі, наприклад, по шині РМ (використовуючи програмний автомат або DAG2) і по шині DM (використовуючи DAG1), то виникає конфлікт. Якщо це відбувається, то потрібен додатковий цикл. Спочатку виконується звернення по шині DM, а потім у додатковому циклі виконується звернення по шині РМ.
В
Обмеження при зверненні до простору пам'яті
Три внутрішніх шини (DM, РМ і I/O) ADSP-2106x можуть використовуватися для звернення до карти пам'яті процесора згідно з такими правилами:
По шині DM можна звертатися до всього простору пам'яті.
По шині РМ можна звертатися тільки до простору внутрішньої пам'яті і до 12 молодшим мегасловам простору зовнішньої пам'яті.
По шині I/O можна звертатися до всього простору пам'яті, за винятком відображених в карті пам'яті регістрів ЮР (у просторі внутрішньої пам'яті).
Зауважимо, що в Версії кристала 1.0 ( Silicon Revision 1.0) і більш ранніх версіях при операції адресації з предмодіфікаціей не повинно змінюватися простір пам'яті адреси. Наприклад, предмодіфікація адреси в просторі внутрішньої пам'яті не повинна давати адресу в просторі зовнішньої пам'яті. Є одне виключення з цього правила: команда непрямого переходу (JUMP) або команда виклику (CALL) з перед-модифікацією адреси можуть викликати перехід з внутрішньої пам'яті під зовнішню. Версії кристала 2.0 ( Silicon Revision 2.0) і більш пізні версії не мають обмежень на предмодіфікацію.
В
Інтерфейс зовнішньої пам'яті
Процесор ADSP-2106x забезпечує адресацію через зовнішній порт до 4 гігаслов...
