вимагають наявності в системі так званого контролера прямого доступу до пам'яті, що дозволяє замінити процесор і організувати більш швидкий і прямий обмін даними між пам'яттю і заданим периферійним пристроєм.
У серії К580 випускався контролер алфавітно-цифрового дисплея КР580ІК57. Мікросхема являє собою БІС чотириканального програмованого контролера прямого доступу до пам'яті (ПДП). Кожен з чотирьох каналів адресує область зовнішньої пам'яті шляхом инкрементирования обраного адреси. ПДП має пріоритетну логіку, реалізовує запити від чотирьох периферійних пристроїв і виробляє рахунок циклів прямого доступу до пам'яті кожного каналу.
Використання БІС ПДП дозволяє істотно скоротити апаратні витрати при реалізації прямого доступу до пам'яті.
На рис. 2 приведена структурна схема КР580ІК57, в табл. 1 - призначення висновків. br/>В
Рис. 2. Структура мікросхеми КР580ІК57
Таблиця 1. Призначення висновків
Номер
виведення
Позначення
Тип
Опис
1
Чт В/В (I/O R
Вхід/вихід
Вхід/вихід Читання введення-виведення. Сигнал Чт В/В дозволяє (у вхідному режимі) читання 8-розрядного регістра стану або записаних у ЗУ ПДП початкової адреси і числа циклів ПД будь-якого з каналів, у вихідному режимі сигнал Чт В/В дозволяє видачу інформації із зовнішнього пристрою введення-виведення
2
Зп В/В
(I/O W)
Вхід/вихід
Запис введення-виведення. Сигнал Зп В/В дозволяє (у вхідному режимі) завантаження регістрів установки режимів, початкової адреси значення кількості циклів для будь-якого каналу ПДП. У вихідному режимі сигнал Зп В/В дозволяє запис інформації у зовнішнє пристрій введення-виведення
3
Чт П
(MEMR)
Вихід
Читання пам'яті. Вихідний сигнал ЧТП призначено зовнішнього ЗУ
4
Зп П
(MEMW)
Вихід
Запис в пам'ять. Вихідний сигнал ЗПП призначено зовнішнього ЗУ
5
М128
(MARK)
Вихід
Модуль 128. Вихідний сигнал М128 з'являється в кожному 128-му циклі від кінця масиву, а також під час дії сигналу КС
6
Гт
(Ready)
Вхід
Готовність. Вхідний сигнал Гт призначений для забезпечення спільної роботи ПДП і повільних зовнішніх пристроїв. Сигнал може надходити асинхронно. Він відображає готовність зовнішнього пристрою до ведення обміну
7
ПЗхв
(HLDA)
Вхід
Підтвердження захоплення. Вхідний сигнал ПЗхв є відповіддю МП на сигнал ЗЗхв. При появі ПЗхв системні шини (лінії) вільні
8
стра
(ADSTB)
Вихід
Строб адреси. Вихідний сигнал стра вказує, що на шині даних виданий старший байт адреси зовнішнього ЗУ
9
РА
(AEN)
Вихід
Дозвіл адреси. Вихідний сигнал РА використовується для блокування адресних шин в невибраних пристроях
10
ЗЗхв
(HRQ)
Вихід
Запит захоплення. Вихідний сигнал ЗЗхв запитує у МП дозвіл на керування системними шинами (лініями)
11
ВМ
(CS)
Вхід
Вибір мікросхеми. Вхідний сигнал ВМ дозволяє активізувати дану БІС
12
ТІ
(CLK)
Вхід
Тактовий імпульс. Вхідний сигнал ТІ забезпечує функціонування мікросхеми. Зазвичай цим сигналом є сигнал Ф2 мікропроцесора КР580ИК80А
13
Уст
(RESET)
Вхід
Настан...
