сова діаграма для режиму запису представлена ??нижче:
Рис. 6 - Тимчасова діаграма для режиму запису
Так як інтерфейс працює набагато повільніше, ніж АЦП, то орієнтуватися при виборі тактової частоти генератора будемо на останній.
У даному розділі курсової роботи наведемо функціональну блок-схему і тимчасову діаграму для АЦП AD6644AST - 40.
Рис. 7 - Функціональна блок-схема АЦП AD6644AST - 40
Рис. 8 - Тимчасова діаграма для АЦП AD6644AST - 40
Таблиця 5
5. Розробка файлу конфігурації для системи збору-обробки даних на мові AHDL
Для моделювання системи в середовищі MAX + plusII необхідно розробити файл конфігурації на мові AHDL. До нього увійдуть такі мега-функції, як:
lpm_counter - лічильник, необхідний для розподілу частоти, рахунки номерів адрес і для формування сигналу переповнення адреси в пам'яті.
lpm_compare - для порівняння цифрових даних, що надходять від АЦП, з порогом.
lpm_bustri - для моделювання двобічної шини даних.
lpm_shiftreg - для перетворення паралельного коду в послідовний.
busmux - для реалізації функції мультиплексора, для передачі даних на вихід інтерфейсу.
lpm_counter - лічильник, необхідний для розподілу частоти, рахунки номерів адрес і для формування сигналу переповнення адреси в пам'яті.
lpm_compare - для порівняння цифрових даних, що надходять від АЦП, з порогом.
lpm_ram_dq - для моделювання внутрішньої пам'яті ПЛІС.
lpm_shiftreg - для перетворення паралельного коду в послідовний.
busmux - для реалізації функції мультиплексора, для передачі даних на вихід інтерфейсу.
Також використані примітиви тригерів, таких як DFF, TFF. Знайде своє застосування не видаляється буфер LCELL, для формування потрібних затримок, для синхронізації в появі сигналів запису/читання і сигналу на шині адреси. У секції Variable будуть прописані сигнали, які використовуються тільки ПЛІС, у вигляді внутрішніх вузлів (node). У секції Variable будуть використані вузли з трьома видами станів (tri_state_node) для моделювання шини, по якій будуть зчитуватися дані з ОЗУ в ПЛІС.
Текст програми для ПЛІС міститься в додатку 1
Програма упакована після компіляції в мікросхему сімейства ACEXK50 TQFP144.
6. Моделювання цифрової частини системи
Дана система в процесі своєї роботи поперемінно виконує цикли запису і читання в пам'ять. Цикл запису починається після приходу в ПЛІС від АЦП 28-розрядної кодової комбінації (вважаємо, що в ПЛІС приходить об'єднаний сигнал з двох каналів).
При передачі на інтерфейс само можливий вибір потрібного каналу.
Була реалізована синхронізація для двох випадків: зовнішня + і внутрішня +, - як зазначено в завданні, і за допомогою логічного АБО вибраний той варіант, де синхронізація спрацювала швидше. D-тригером зафіксований обраний варіант.
Висновок
У результаті роботи ми розробили систему збору та обробки інформації на мові AHDL. Розбили структурну схему на блоки і промоделювали.
Список літератури
1. Технічна документація Altera.
. Технічна документація Analog Devices.
. Технічна документація Texas Instruments.
. Конспект лекцій з курсу Основи побудови мікропроцесорних систем .
. Опис мови AHDL в електронному вигляді.
Додаток 1
Текст файлу конфігурації lpm_counter. inc raquo ;; mux. inc raquo ;; lpm_ram_dq. inc raquo ;; lpm_mux. inc raquo ;; lpm_shiftreg. inc raquo ;; lpm_compare. inc raquo ;; lpm_add_sub. inc raquo ;; lpm_bustri raquo ;; MODEL
(: input; - -вхідні тактова частота 16МГц
дільник частоти [2.0]: input; res, clk16res, clk32res, ADclockMUX [2.0], ADclock: output;
ОЗУ_addr [1.0], cout_addr, address_ram [4.0], ram_full, clk_address, WR: output ;: output;
синхронізація внутренняя_in [27.0], compare [27.0]: input ;: output;
Вх...
