я як в контролері, так і в самій мікросхемі пам'яті. Сьогодні ж регенератор найчастіше вбудовується всередину самої мікросхеми, причому перед регенерацією вміст оновлюваної рядки копіюється в спеціальний буфер, що запобігає блокуванню доступу до інформації.
3.2 Інтерфейс DRAM
Фізично мікросхема пам'яті (не плутати з модулями пам'яті) являє собою прямокутний шматок кераміки (або пластика) з безліччю ніжок. Що це за ніжки?
У першу чергу виділимо серед них лінії адреси і лінії даних. Лінії адреси, як і випливає з їхньої назви, служать для вибору адреси комірки пам'яті, а лінії даних - для читання і для запису її вмісту. Необхідний режим роботи визначається станом спеціального виведення Write Enable (Дозвіл Записи).
Низький рівень сигналу WE готує мікросхему до зчитування стану ліній даних і запису отриманої інформації у відповідну клітинку, а високий, навпаки, змушує вважати вміст комірки і виплюнути його значення в лінії даних.
Суміщення висновків мікросхеми збільшує швидкість обміну з пам'яттю, але не дозволяє здійснювати читання і запис одночасно (однак розміщення усередині кристала процесора мікросхеми кеш-пам'яті, завдяки своїм мікроскопічним розмірам на кількість ніжок не скупляться і безперешкодно зчитують осередок під час запису інший).
Стовпці і рядки матриці пам'яті тим же самим способом поєднуються в єдиних адресних лініях. У разі квадратної матриці кількість адресних ліній скорочується вдвічі, а й вибір конкретної комірки пам'яті забирає вдвічі більше тактів, адже номери стовпця і рядка доводиться передавати послідовно. Причому, виникає неоднозначність, що саме в даний момент знаходиться на адресної лінії: номер рядка або номер стовпця? А, можливо, і зовсім не знаходиться нічого? Вирішення цієї проблеми зажадало двох додаткових висновків, що сигналізують про наявність стовпця або рядка на адресних лініях і охрещених RAS (від row address strobe - стрибає адреси рядка) і CAS (від column address strobe - стрибає адреси стовпця) відповідно. У спокійному стані на обох висновках підтримується високий рівень сигналу, що говорить мікросхемі: ніякої інформації на адресних лініях немає і жодних дій робити не потрібно.
Коли виникає необхідність прочитати вміст деякої комірки пам'яті, контролер перетворює фізичну адресу в пару чисел - номер рядка та номер стовпця, а потім посилає перший з них на адресні лінії. Дочекавшись, коли сигнал стабілізується, контролер скидає сигнал RAS в низький рівень, повідомляючи мікросхемі пам'яті про наявність інформації на лінії. Мікросхема зчитує цю адресу і подає на відповідний рядок матриці електричний сигнал. Всі транзистори, підключені до цієї рядку, відкриваються і бурхливий потік електронів, зриваючись з насиджених обкладок конденсатора, спрямовується на входи чутливого підсилювача. Чутливий підсилювач декодує весь рядок, перетворюючи її в послідовність нулів і одиниць, і зберігає отриману інформацію в спеціальному буфері. Все це (залежно від конструктивних особливостей і якості виготовлення мікросхеми) займає від двадцяти до сотні наносекунд, протягом яких контролер пам'яті витримує терплячу паузу. Нарешті, коли мікросхема завершує читання рядка і знову готова до прийому інформації, контролер подає на адресні лінії номер колонки і, давши сигналом стабілізуватися, скидає CAS в низький стан. Потім мікросхема і перетворює номер колонки в зсув осередку всередині буфера. Залишається всього лише прочитати її вміст і видати його на лінії даних. Це займає ще якийсь час, протягом якого контролер чекає запитану інформацію. На фінальній стадії циклу обміну контролер зчитує стан ліній даних, дезактивує сигнали RAS і CAS, встановлюючи їх у високе стан, а мікросхема бере певний тайм-аут на перезарядку внутрішніх ланцюгів і відновну перезапис рядка.
Затримка між подачею номера рядка і номера стовпчика на технічному жаргоні називається RAS to CAS delay (на сухому офіційній мові - tRCD). Затримка між подачею номера стовпця і отриманням вмісту комірки на виході - CAS delay (або tCAC), а затримка між читанням останньої комірки і подачею номера нового рядка - RAS precharge (tRP).
Малюнок 1 - DRAM DDR3
4 SRAM
Статична оперативна пам'ять з довільним доступом (SRAM, static random access memory) - напівпровідникова оперативна пам'ять, в якій кожен двійковий або трійчастий розряд зберігається в схемі з позитивним зворотним зв'язком, що дозволяє підтримувати стан без регенерації, необхідної в динамічної пам'яті (DRAM). Тим не менш, зберігати дані без перезапису SRAM може тільки поки є харчування, тобто SRAM залишається енергозалежним типом пам'яті. Довільний доступ (RAM - random access memory) - можливість вибирати для запису/читання будь-який з біт...
