тр низьких частот.AREFвход підключення джерела напруги АЦП.
. 2 Принципова схема
Принцип дії системи: сигнал, надходить на ємнісний датчик датчик. Далі сигнал надходить на АЦП, де він відфільтрує перешкоди. Після того як сигнал отфільрован, він надходить на мікроконтролер, де відбуваються різні обчислення, після всіх виконаних обчислень сигнал надходить на екран персонального комп'ютера. Так само через персональний комп'ютер, використовуючи трансивер, можна управляти режимами і частотою видачі сигналу мікропроцесором. Принципова схема вимірювача лінійних прискорень представлена ??на малюнку 2.4.
Малюнок 2.4 - Принципова схема вимірювача лінійних прискорень
. 3 Вибір елементів
Блок АЦП являє собою 13 розрядний сигма-дельта АЦП AD7550АЦП багатотактного інтегрування мають ряд недоліків. По-перше, нелінійність перехідної статичної характеристики операційного підсилювача, на якому виконують інтегратор, помітним чином позначається на інтегральній нелінійності характеристики перетворення АЦП високого дозволу. Для зменшення впливу цього фактора АЦП виготовляють многотактной. Дві третини циклу перетворювач не приймає вхідний сигнал. Це погіршує завадостійкісні властивості інтегруючого АЦП. По-третє, АЦП багатотактного інтегрування повинен бути забезпечений досить великою кількістю зовнішніх резисторів і конденсаторів з високоякісним діелектриком, що значно збільшує місце, займане перетворювачем на платі і, як наслідок, посилює вплив перешкод. [5]
Ці недоліки багато в чому усунуті в конструкції сігма-дельта АЦП (в ранній літературі ці перетворювачі називалися АЦП з уравновешиванием або балансом зарядів). Своєю назвою ці перетворювачі зобов'язані наявністю в них двох блоків: суматора (позначення операції - S) і інтегратора (позначення операції - D). Схема n-розрядного сігма-дельта модулятора першого порядку наведена на малюнку 2.5. Робота цієї схе?? и заснована на відніманні з вхідного сигналу U вх (t) величини сигналу на виході ЦАП, отриманої на попередньому такті роботи схеми. Отримана різниця інтегрується, а потім перетвориться в код паралельним АЦП невисокої розрядності. Послідовність кодів надходить на цифровий фільтр нижніх частот. Сігма-дельта АЦП високого дозволу мають розвинену цифрову частину, що включає мікроконтролер. Це дозволяє реалізувати режими автоматичної установки нуля і самокалібрування повної шкали, зберігати калібровані коефіцієнти і передавати їх за запитом зовнішнього процесора.
Структурна схема сігма-дельта АЦП наведена на малюнку 2.5.
Рисунок 2.5 - Структурна схема сігма-дельта АЦП
Принцип дії даного АЦП кілька більш складний, ніж у інших типів АЦП. Його суть в тому, що вхідна напруга порівнюється зі значенням напруги, накопиченим інтегратором. На вхід інтегратора подаються імпульси позитивної або негативної полярності, залежно від результату порівняння. Таким чином, даний АЦП являє собою просту систему, що стежить: напруга на виході інтегратора «відстежує» вхідна напруга (малюнок 2.6). Результатом роботи даної схеми є потік нулів і одиниць на виході компаратора, який потім пропускається через цифровий ФНЧ, в результаті виходить N-бітний результат. ФНЧ на малюнку 2.6. Об'єднаний з «деціматор», пристроєм, що знижує частоту проходження відліків шляхом їх «проріджування».
Малюнок 2.6 - Сигма-дельта АЦП як стежить система
MAX202 УСАПП містить блоки виявлення даних і синхронізації для керування асинхронним прийомом даних. Логіка виявлення синхронізації використовується для синхронізації з внутрішнім генератором швидкості зв'язку для забезпечення можливості введення послідовної посилки з виведення RxD. Логіка виявлення даних здійснює вибірку і фільтрацію (ФНЧ) кожного, хто входить біта даних, тим самим, збільшуючи завадостійкість приймача. Робочий діапазон асинхронного прийому визначається точністю вбудованого генератора швидкості зв'язку, точністю швидкості вхідної посилки і розміром посилки (малюнок 2.7)
Малюнок 2.7 - Двоканальний приймач/передавач RS - 232
Відмінні особливості: високопродуктивний, малопотужний 8-розрядний AVR-мікроконтролер; розвинена RISC-архітектура - 133 потужних інструкцій, більшість з яких виконуються за один машинний цикл; 32 8-розр. регістрів загального призначення + регістри управління вбудованої периферією; продуктивність до 16 млн. операцій в секунду при тактовій частоті 16МГц; вбудоване множимо пристрій виконує множення за 2 машинних циклу; гарантована двухопераціонность: можливість читання під час запису; програмована захист коду програми. [6]
3. Конструкція системи
Конструкція датчика лі...
