иконаного на базі n-МОП елементах з плаваючим затвором.
1.5 ОЗУ 62256
Мікросхема 62256 іноземного виробництва являє собою мікросхему статичного ОЗУ. Обсяг ОЗУ 256Кбит. Організація пам'яті 32К? 8. 14-розрядна шина адреси. Виконана на базі КМОП- технології.
1.6 Регістр 1533ІР22
- розрядний регістр з паралельним входом і третім станом виходу. Передача паралельного восьмирозрядного коду на вихід Q виробляється асинхронно подачею рівня логічної 1 на вхід завантаження L, при. Для фіксації даних на вході L встановлюють рівень логічного 0. Переклад виходу регістра в третій стан відбувається за, не залежно від стану інших входів.
1.6 Компаратор К521СА3А
Компаратор являє собою спеціалізований операційний підсилювач з диференціальним вхідним каскадом, працюючому в лінійному режимі, і одиночним або парафазним вихідним каскадом, що працює в режимі обмеження. На один із входів компаратора подають досліджуваний сигнал, на іншій - опорна напруга. Якщо різниця менше напруги спрацьовування, на виході формується сигнал логічної 1, в іншому випадку - сигнал логічного 0.
2. Розробка структурної схеми
мікроконтролер двигун свердловина буріння
Структурна схема системи контролю складається з центрального процесора (ЦП), ОЗУ, ПЗУ, схеми контролю зникнення напруги (СКПН), дільника частоти, дешифратора, аналого-цифрового перетворювача, регістрів, системної шини і шини обміну.
В якості ЦП використовується однокристальний мікроконтролер. Вона служить для управління роботою всієї схеми: формування сигналів читання аналогових і цифрових датчиків, формування сигналів передачі даних на верхній рівень.
ОЗУ використовується, як пристрій зберігання даних, зчитувальних з датчиків. У ПЗП зберігається програма для роботи мікроконтролера.
Дешифратор формує сигнали вибору АЦП і регістрів виходячи зі стану сигналів на шині адреси (ША) і шині керування (ШУ).
Регістри призначені для відділення сигналів з цифрових і дискретних датчиків від шини даних (ШД).
АЦП виконує перетворення аналогового сигналу в цифровий восьмирозрядний код.
При читанні аналогового датчика цифровий код, відповідний амплітуді аналогового сигналу, надходить на ШД. Далі він зчитується ЦП у внутрішній регістр і виконується команда запису даних в ОЗУ. При цьому лічений восьмирозрядний код надходить з внутрішнього регістра процесора по шині даних в ОЗУ. При читанні цифрового восьмирозрядного або групи дискретних датчиків дані також надходять в процесор, а потім в ОЗУ.
Після завершення всіх циклів зчитування датчиків система передає дані на верхній рівень. Дані по черзі зчитуються з ОЗУ в ЦП і передаються на верхній рівень по послідовному каналу обміну (ПК). Для цього у мікроконтролера є послідовний порт для обміну даними.
Для управління об'єктом надано порт P1. Через нього можуть передаватися керуючі сигнали до механізмів - насосу нагнітання промивної рідини, лебідці, електромагнітного гальма та ін.
Для роботи в схемі в реальному часі передбачений генератор тактових імпульсів (ГТВ), що формує тактові сигнали для відліку часу.
3. Розробка принципової схеми
.1 Склад
Принципова схема складається з кварцового резонатора ZQ1, схеми скидання C3, R2, VD1, мікроконтролера DD1, лічильника-дільника DD2, регістра адреси DD4, дешифратора ВУ DD3, DD5, DD6, ПЗУ DD7, ОЗУ DD8, буферних регістрів DD9-DD32, АЦП DD33, DD34, схеми реакції на падіння напруги R3, R4, VD2-VD4, C4, C5, DA1, джерела опорного напруги DA2.
3.2 Конструктивні особливості
На конденсаторах C1, C2 і кварцовому резонаторі ZQ1 зібрана Времязадающая ланцюжок, визначальна частоту внутрішнього тактового генератора мікроконтролера МК51. Конденсатори C1 і C2 обрані рівними 30пФ. Кварцовий резонатор обраний на частоту 11.0592МГц.
Для початкового скидання системи при включенні живлення поставлена ??дифференцирующая ланцюжок C3R2, вихід якої підключений до входу RST мікроконтролера. Вхід ланцюжка підключений до напруги харчування + 5В. При включенні живлення на виході диференціюються ланцюга з'являється коротка логічна одиниця. Для впевненого скидання значення ємності C3 вибрано рівним 10мкФ, а резистор рівним 8.2кОм. Для швидкої розрядки конденса...
