м перепадом (фронтом) тактового імпульсу на вході С. Скидання всіх тригерів лічильника в нульовий стан здійснюється за загальному входу R (інв.). Режим паралельної завантаження інформації встановлюється подачею напруги низького рівня на вхід дозволу паралельної завантаження PE (інв.) , При цьому попередньо встановлена ​​на входах D0 ... D3 інформація по фронту імпульсу на вході З записується в тригери лічильника. Для синхронного каскадування мікросхема КР1554ІЕ10 має вхід дозволу рахунок ЕСТ, вхід дозволу переносу ЕСR і вихід перенесення CR. Лічильник вважає тактові імпульси, якщо на входах ECT і ECR подано напруга високого рівня. Вхід ECR подальшого лічильника з'єднується з входом CR попереднього лічильника.
В
Умовно-графічне позначення
КР1554ІЕ10
В
Таблиця призначення висновків
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
R (інв.)
З
D0
D1
D2
D3
ECT
OV
PE (інв.)
ECR
D03
D02
D01
D00
CR
Ucc
вхід установки в стан В«лог. 0 В»
вхід тактовий
вхід даних
вхід даних
вхід даних
вхід даних
вхід дозволу рахунки
загальний висновок
вхід дозволу парал. завантаження
вхід дозволу перенесення
вихід даних
вихід даних
вихід даних
вихід даних
вихід перенесення
напруги харчування
В
Передбачається що цифрові входи даних D0 ... D3 , а також входи R (інв.) < i>, ECT, ECR і PE (інв.) будуть управлятися з ЕОМ, відповідним програмним і апаратним забезпеченням.
3.1.3. Фазово-частотний детектор (ФЧД).
Якщо на схему ФЧД приходять рівні частоти f ог /M і f вих /N то з умови рівності цих частот отримуємо. В якості ФЧД вибираємо ІМС виключає В«абоВ» серії К155ЛП5 (Аналог 74ALS86).
...
