дують біти даних або біт паритету (контролю парності). Завершує посилку стоп-біт. Старт-біт (що має значення лог. "0") наступного посланого байта може посилатися у будь-який момент після закінчення стоп-біта. Старт-біт забезпечує механізм синхронізації приймача по сигналу від передавача. Внутрішній генератор синхронізації приймача використовує лічильник-дільник опорної частоти, обнуляється у момент прийому початку старт-біта. Цей лічильник генерує внутрішні строби, за якими приймач фіксує наступні прийняті біти. Формат асинхронної посилки дозволяють виявити можливі помилки передачі. br/>В
Рис.1 Інтерфейс RS-232C
2. Технічні дані мікропроцесора
.1 Огляд характеристик
тільки 35 простих команд;
всі команди виконуються за один цикл (400ns), крім команд переходу - 2 циклу;
робоча частота: 0 Гц ... 10 МГц (min 400 нс цикл команди)
14 - бітові команди;
8 - бітові дані;
- 024х14 електрично перепрограммируемой програмної пам'яті на кристалі (EEPROM);
36 х 8 регістрів загального використання;
15 спеціальних апаратних регістрів SFR;
64 x 8 електрично перепрограммируемой EEPROM пам'яті для даних;
восьмирівневий апаратний стек;
пряма, непряма і відносна адресація даних і команд;
чотири джерела переривання:
зовнішній вхід INT
переповнення таймера RTCC
переривання при зміні сигналів на лініях порту B
з завершення запису даних в пам'ять EEPROM
13 ліній вводу-виводу з індивідуальною настройкою;
втікає/витікаючий струм для управління світлодіодами
макс втікає струм - 25 мА
макс витікаючий струм - 20 мА
-8-бітний таймер/лічильник RTCC з 8-бітним програмованим попередніми дільником;
автоматичне скидання при включенні;
таймер включення при скиданні;
таймер запуску генератора;
Watchdog таймер WDT із власним вбудованим генератором, що забезпечує підвищену надійність;
EEPROM біт ...
