ustify"> Час виконання команди залежить насамперед від її типу і частоти тактових імпульсів. Зазвичай команда виконується за 1 ... 5 машинних циклів, кожен з яких може становити від трьох до п'яти машинних тактів. Тривалість машинного такту дорівнює періоду тактової частоти.
Рисунок 2 - Структурна схема МП
Рисунок 3 - Умовне графічне зображення МП.
.2 ВИБІР БІС ПОСЛІДОВНОГО ІНТЕРФЕЙСУ
Універсальний синхронно-асинхронний приймач (УСАПП) КР580ІК51 призначений для реалізації двонаправленого асинхронно-синхронного обміну даними, представленими в паралельному форматі, і керуючими словами з мікропроцесором, а також двонаправленого синхронного і асинхронно-синхронного обміну даними, представленими в послідовному форматі, з іншими модулями системи, наприклад видеотерминалами, накопичувачами на магнітній стрічці, телетайп, телефонними апаратами.
Спрощена структурна схема УСАПП наведена на малюнку 4.
Мікросхема КР580ІК51 може знаходиться в наступних режимах: неробочому; програмування; обміну. Процес програмування мікросхеми являє собою завантаження керуючих слів і сінхросімволов в послідовності: запис керуючих слів і сінхросімволов проводиться через шину даних системи при подачі керуючих сигналів високого рівня на вхід C / D і низького рівня - на вхід WR. Після початкової установки УСАПП сприймає інформацію, що подається на шину даних як керуюче слово ініціалізації і розміщує його у відповідний реєстр.
Умовне позначення на схемі послідовного інтерфейсу КР580ІК51 наведено малюнку 5. У таблиці 2.2 поміщені позначення виводів КР580ІК51 та їх функціональне призначення.
Таблиця 2.2 - Опис БІС КР580ІК51
Номер виводаОбозначеніеТіп виводаФункціональное назначеніе4GND-Общій26 +5 B-Пітаніе8-5, 2, 1, 28,27 D7-D0Входи-виходиШіна данних11CSВходВибор кристалла10WR>>Запись13RD>>Чтение12C/D>>Управление/данные20CLK>>Синхросерия21RESETВходСброс24DTRВыходГотовность прийняти информацию22DSRВходГотовность модема23RTSВиходГотовность передати информацию17CTSВходРазрешение передати информацию19TxDВыходИнформационный вихід блоку передачи9TxCВходСинхронизация блоку передачі18TxEMPTYВиходРегістр блоку передачі пуст15TxRDYВиходГотовность блоку передачі до запису коду по шині данных8RxDВходИнформационный вхід блоку приема25RxCВходСинхронизация блоку пріема14RxRDYВиходГотовность блоку прийому до читання коду по шині данних16SYNDETВиход-ВходСінхронізація
Малюнок 4 - Структурна схема УСАПП
Малюнок 5 - Умовне зображення УСАПП
2.3 ВИБІР БІС ПАРАЛЕЛЬНОГО ІНТЕРФЕЙСУ
Програмований паралельний інтерфейс (ППІ) КР580ВВ55 призначений для організації введення / виведення інформації, представленої у вигляді паралельних кодів різних форматів, і дозволяє реалізувати більшість відомих протоколів обміну по паралельних каналах. БІС ППІ може бути використана для сполучення мікропроцесора зі стандартним периферійним обладнанням.
Структурна схема ППІ наведена на рис. 6. До складу БІС входять: - двонаправлений 8-розрядний буфер даних, що зв'язує ППІ з системною шиною даних;
RWCU - блок управління записом / читання, забезпечує керування зовнішніми і внутрішніми передачами даних, керуючих слів і інформації про стан ППІ; A, PORT B,...
