p>
Головним елементом процесорного блоку є арифметико-логічний пристрій ( АЛУ ). Двомісні операції в АЛП виконуються над операндами, що зберігаються в регістрах Р1 (0: 32) (перший операнд) і Р2 (0: 32) (другий операнд). Результат виконаної операції міститься в Р1. Розрядність регістрів обрана відповідно до максимально можливої ??довжиною операнда і дорівнює 32 розряду. Кожна операція АЛУ ініціюється своїм керуючим сигналом, що надходять на вхід пристрою керування (УУ). АЛУ виконує наступні операції: додавання, «АБО». На шині АЛУ (шалу) формується три групи осведомітельних сигналів: ознаки результату (дорівнює нулю, менше нуля, більше нуля, не дорівнює нулю), прапори переривань (прапор переповнення), ознака зайнятості.
Регістрова пам'ять ( РП ) організується як сверхоперативная пам'ять з прямою адресацією. РП допускає вибірку слова протягом одного такту.
Обсяг реєстрової пам'яті 16 регістрів, тому адресу РА (регістр адреси регістрів з плаваючою крапкою) 4 розряду. Розрядність регістра слова реєстрової пам'яті (РС - регістр слова) визначається довжиною інформаційного слова і становить 32 розряду.
На регістр команд ( РК ) вибирається з ОП команда, що підлягає виконанню. Розрядність РК 32 розряду.
Лічильник адреси команд ( СчАК ), призначений для зберігання адреси черговий вибирається з ОП команди, забезпечує адресацію до будь-якого байту ОП. Обсяг ОП складає 128 Мб, тому розрядність СчАК 27 розрядів. Ширина вибірки 4 байта.
Порт даних ( ПортД ) призначений для зберігання даних у процесі обміну інформацією процесора з ОП і пристроями введення / виводу (УВВ).
Порт адреси ( псували ) призначений для зберігання в процесорі адреси слова ОП або номери УВВ.
Буферний регістр ( БР ) призначений для запам'ятовування другого півслова слова ліченого з ОП. БР дозволяє зменшити кількість звернень до оперативної пам'яті. Можливість використання інформації з раніше обраного слова має сенс лише в тому випадку, коли зберігається природний порядок виконання команд, а якщо була виконана команда передачі управління, то дані в буферному регістрі не дійсні. Буферний регістр є 16-розрядних.
Тригер переходу ( ТП ) скидається в нульовий стан, якщо виконувана команда відноситься до групи команд обробки даних, і встановлюється в 1 у разі формування адреси переходу при виконанні команди передачі управління.
Тригер адресації ( А ), тригер специфікації ( S ), тригер кінцевий ( К ) і тригер переповнення порядку ( Р ) встановлюються в 1 у разі порушення адресації, специфікації, переповнення порядку відповідно.
Регістр ознаки результатів ( РПР ) зберігає ознаки результату виконання команд в АЛП. РПР має розрядність 4.
Дешифратор ( DC ) потрібен для формування відповідного коду команди осведомительного сигналу.
4. Об'єднана ГСА функціонування процесора
Об'єднана Г...
