ного рівняння JK-тригера і рівняння того типу тригера, який потрібно реалізувати на базі JK.
Вирішимо для кожного розряду спільно прикладне рівняння і характеристичне рівняння тригера.
Для четвертого розряду:
В
Для третього розряду:
В
Для другого розряду:
В
Для першого розряду:
В
Згідно варіанту завдання і правила де-Моргана запишемо рівняння входів на всіх розрядах в базисі І-НЕ.
В В В
3.2 Викреслити функціональну схему заданого вузла
В
3.3 Аналіз функціонування вузла за допомогою тимчасових діаграм сигналів на вході, на виходах всіх розрядів і на загальному виході вузла
Вказівка ​​на діаграмах взаємних зсувів сигналів, які визначаються затримками поширення сигналу через тригери і логічні елементи.
Для аналізу функціонування вузла за допомогою тимчасових діаграм використаємо програмний пакет для моделювання електронних пристроїв Electronics Workbench.
Схема ідеалізованого лічильника-дільника з модулем рахунку 13:
В
Тимчасові діаграми сигналів на вході, на виходах всіх розрядів і на загальному виході вузла (без взаємних зсувів сигналів, які визначаються затримками поширення сигналу через тригери і логічні елементи):
В
3.4 Визначення вимог до швидкодії тригерів і логічних елементів
При виконанні даного пункту необхідно прийняти наступне припущення:
tt -затримки у всіх логічних елементах вважаються рівними, і дорівнюють t.
Згідно з вихідними даними найбільша частота вхідних (тактових) імпульсів Fmax = 5 МГц
Період визначаємо, як
В
Або маємо:
,
де - час імпульсу, яке ми визначаємо як:, де - час на спрацьовування першого ступеня тригера.
Визначаємо, яке складається з часу затримки JK-тригера і тривалості сигналу управління.
Визначаємо тривалість паузи.
В
Визначаємо час на спрацьовування другого ступеня тригера, яке складається з часу спрацьовування щаблі доповненої тривалістю на спрацьовування інвертора.
Визначаємо виходячи з найдовшою ланцюга, яка включає 2 елементи. Отже отримуємо:
Маємо:
В В В
Слід:
В
Висновки
У ході виконання курсової роботи був спроектований лічильник-дільник паралельного типу з модулем рахунку 13 з використанням JK-тригерів на основі логічного базису І-НЕ. Було розраховано вимога до швидкодії тригерів і логічних елементів. Схема була досліджена на ПЕОМ. Результати дослідження були представлені у звіті і збіглися з теоретичними. p> Також були отримані практичні навички з розробки функціональних схем цифрових вузлів на основі методу...
