опонує використовувати гетерогенні 3D-матриці FPGA Virtex-7 Н580Т, що складаються з відповідних матриць кремнію SSI (Stacked Silicon Interconnect) [8]. FPGA Virtex-7 Н580Т з тривимірною інтеграцією, встановлена ​​в широкосмугових швидкодіючих мережевих інфраструктур, може реалізувати до 16 трансиверів з пропускною здатністю 28 Гбіт/с або до 72 трансиверів зі швидкістю 13,1 Гбіт/с, а також використовуватися у вигляді кристала на платах Nx100 Гбіт/с і 400 Гбіт/с.
Таблиця 2. Стандартизовані варіанти PHY
PHY100Гбіт EthernetМінімум 10 км no SMF1006BASE-LR4Мінімум 40 км по SMF100GBASE-ER4
Завдяки розподілу трансиверів і ядра досягається шумова ізоляція, сприяюча збереженню цілісності оброблюваних сигналів і збільшення ресурсу системи. У пристрої FPGA Virtex-7 Н580Т передбачені додаткові можливості налагодження функцій оптичних транспортних мереж OTN, логічного МАС-рівня, Intcrlaken IP і виключена необхідність використання окремих кодованих елементів і пристроїв ASSP (Application Specific Standard Product). p align="justify"> Гетерогенна архітектура Virtex-7 Н580Т, що реалізує до 16 трансиверів, забезпечує швидкість 28 Гбіт/с для оптичного модуля формату CFP2. На швидкості 100 Гбіт/с передбачені дальній (LR - до 10 км) і наддалекий (ER - до 40 км) режими роботи оптичного модуля CFP2. p align="justify"> Фізичний рівень PHY при з'єднанні ПЛІС з оптичним модулем підтримує високу потужність режиму роботи інтерфейсу CAIJI-4 або низьку потужність режиму роботи СРР1-4. Оптичний модуль CFP2 використовує 10-кратний 10/11-Гбіт або чотириразовий 25/28-Гбіт інтерфейс. Перехід на оптичні модулі з чотириразовим 2 5/28-Гбіт інтерфейсом дозволяє використовувати спільно з І1ЛІС до восьми оптичних модулів 100 Гбіт/с. p align="justify"> Структура фізичного підрівня PCS, що підключається до фізичного подуровню РМА, як було зазначено раніше, виконує функцію кодування. Програмовані FPGA-пристрої з 28-Гбіт підтримкою масштабованого інтерфейсу SerDes (Serializer/Deserializer) можуть бути використані для реалізації двухпортового блоку кодування з розширеними функціями тестування і налагодження. Спільне підключення двухпортового блоку кодування (з розширенням двох портів 100 Гбіт/с) на основі Virtex-7 H580T й оптичного модуля CFP2. p align="justify"> ПЛІС Virtex-7 Н580Т підтримує:
протокол SFI-S з 11 смугами по 11,2 Гбіт/с (одна смуга - на усунення перекосу) і до 72 SerDes по 13,1 Гбіт/с;
протокол SFI-S з +5 смугами по 28 Гбіт/с (одна смуга - на усунення перекосу) і до 16 SerDes по 28 Гбіт/с.
Блок кодування приймає вхідні 10-кратні потоки 10/11 Гбіт/с і після кодування передає їх чотириразовим послідовним інтерфейсом 25/28 Гбіт/с за допомогою підрівня РМА (20, 4).
Застосування ПЛІС Virtex-7 Н580Т дозволяє реалізувати 100-Гбіт функції МАС-рівня, NPU, Traffic Мапаgement/QoS, а також Fra...
