ь: Швидкий RISK-процесор, два типи незалежній пам'яті (Flash-пам'ять програм і пам'ять даних EEPROM), оперативну пам'ять RAM, порти введення / виводу і різні периферійні інтерфейсні схеми. За кількістю команд мікропроцесори поділяють на CISC (Complex Instruction Set Computer) і RISC (Reduced Instruction Set Computer). Термін CISC позначає складну систему команд, RISC - скорочену. Ідея RISC - це ретельний підбір команд, які можна було б виконати за один такт. Т. о. спрощується апаратна реалізація процесора, скорочується число транзисторів, знижується споживана потужність і ціна. Очевидно, що в загальному випадку однієї CISC-команді повинні відповідати кілька RISC-команд. Проте зазвичай виграш у швидкодії у RISC перекриває втрати. Так, найшвидша команда у 8051 виконується за 12 тактів. Навіть якщо для кожної CISC-інструкції буде потрібно виконати три RISC-інструкції, то в підсумку RISC-архітектура буде в 4 рази производительней. В даний час межа між RISC і CISC стирається. Наприклад, AVR мають 133 команди, що відповідає CISC, але більшість з них виконується за один такт, що є ознакою RISC. Тому основною ознакою RISC стало прийнято вважати виконання команд за один такт. Серцем мікроконтролерів AVR є 8-бітове мікропроцесорне ядро ??або центральне процесорний пристрій (ЦПУ), побудоване на принципах RISK-архітектури. Основою цього блоку служить арифметико-логічний пристрій (АЛП). З системного тактовою сигналу з пам'яті програм відповідно до вмістом лічильника команд (Program Counter - PC) вибирається чергова команда і виконується АЛП. Під час вибору команди з пам'яті програм відбувається виконання попередньої вибраної команди, що і дозволяє досягти швидкодії 1 MIPS на 1 МГц. АЛУ підключено до регістрів загального призначення РОН (General Purpose Registers - GPR). Регістрів загального призначення всього 32, вони мають байтовий формат, тобто кожен з них складається з восьми біт. РОН знаходяться на початку адресного простору оперативної пам'яті, але фізично не є її частиною.
Тому до них можна звертатися двома способами (як до регістрів і як до пам'яті). Таке рішення є особливістю AVR і підвищує ефективність роботи і продуктивність мікроконтролера.
Відмінність між регістрами і оперативною пам'яттю полягає в тому, що з регістрами можна виробляти будь-які операції (арифметичні, логічні, бітові), а в оперативну пам'ять можна лише записувати дані з регістрів. Архітектура, що припускає роздільне використання пам'яті програм і даних, носить назву гарвардської (Harvard architecture). Гарвардська архітектура дозволяє центральному процесору працювати одночасно як з пам'яттю програм, так і з пам'яттю даних, що істотно збільшує продуктивність.
У мікроконтролерах AVR реалізована Гарвардська архітектура, відповідно до якої розділені не тільки адресні простори пам'яті програм і пам'яті даних, а й шини доступу до них. Кожна з областей пам'яті даних (оперативна пам'ять і EEPROM) також розташована в своєму адресному просторі.
Пам'ять програм призначена для зберігання послідовності команд, керуючих функціонуванням мікроконтролера, і має 16-ти бітну організацію.
Всі AVR мають Flash-пам'ять програм, яка може бути різного розміру - від 1 до 256 КБ. Її головна перевага в тому, що вона побудована на принципі електричної перепрограмувальний, тобто допускає багаторазове стирання і запис інформації.
