гістру:
В· CD = 1, NW = 1 - якщо після установки такого значення виконати очищення кеша, кеш буде повністю вимкнено. Якщо ж перед установкою цього поєднання біт кешу був заповнений, а очищення не проводилася, кеш перетворюється на "заморожену" область статичної пам'яті;
В· CD = 1, CW = 0 - заповнення кеша заборонено, але наскрізна запис дозволена. Ефект аналогічний тимчасовому переведенню сигналу KEN # у високе (пасивне) стан. Цей режим може використовуватися для тимчасового відключення кешу, після якого можливе його включення без очистки;
В· CD = 0, NW = 1 - заборонена комбінація (викликає відмова загального захисту);
В· CD = 0, NW = 0 - нормальний режим роботи з наскрізною записом. p> Для повної заборони кешу необхідно встановити CD = 1 і NW = 1, після чого виконати очистку (Flush). Без очищення кеш буде обслуговувати запити у випадку влучень. p> Процесори 486 і старше мають вихідні сигнали PCD і PWT , що керують роботою вторинного (зовнішнього) кешу (вони ж керують і внутрішнім кешем). У циклах звернення до пам'яті, коли сторінкові перетворення не використовуються (наприклад, при зверненні до таблиці каталогів сторінок), джерелом сигналів є біти PCD і PWT регістра CR3, при зверненні до каталогу сторінок - біти PCD і PWT з дескриптора відповідного входження каталогу, при зверненні до самих даних - біти PCD і PWT з дескриптора сторінки. Крім того, обидва цих сигналу можуть примусово встановлюватися загальними бітами управління кешуванням CD і NW регістра CRO.
Режим зворотного запису може дозволятися лише апаратно сигналом WB/WT #, вироблюваним зовнішніми схемами.
У просторі пам'яті РС є області, для яких кешування принципово неприпустимо (приміром, Колективна пам'ять адаптерів) або непридатна політика зворотного запису. Крім того, кешування іноді корисно відключати при виконанні одноразово виконуваних ділянок програми (наприклад, ініціалізації) з тим, щоб з кеш-пам'яті не витіснялісь більш часто використовувані фрагменти. Нагадаємо, що заборонити можна тільки заповнення рядків, а звернення до пам'яті, вже представленої дійсними рядками кеша, все одно буде обслуговуватися з кеша. Для повної заборони роботи кеша рядки повинні бути анульовані. p> Програмно при включеному режимі сторінкового перетворення кешуванням управляють біти атрибутів сторінок (на рівні таблиці сторінок та їх каталогу), біти PCD і PWT регістра CR3, і, нарешті, глобально кешуванням управляють біти CD і NW регістра CR0.
Апаратно (Сигналом KEN #) зовнішні схеми можуть управляти кешуванням (дозволяти заповнення рядків) для кожного конкретного адреси звернення до фізичної пам'яті. br/>
Змішана і розділена кеш-пам'ять.
Внутрішня кеш-пам'ять використовувалася раніше як для інструкцій (команд), так і для даних. Така пам'ять називалася змішаної, а її архітектура - Прінстонський, в якій в єдиної кеш-пам'яті, згідно з класичними принципами фон Неймана, зберігалися і команди і дані.
Порівняно нещодавно стало звичайним розділяти кеш-пам'ять на дві - окремо для інструкцій і окремо для даних.
Перевагою змішаної кеш-пам'яті є те, що при заданому обсязі, їй властива більш висока ймовірність влучень, в порівнянні з розділеною, оскільки в ній автоматично встановлюється оптимальний баланс між інструкціями та даними. Якщо в виконуваному фрагменті програми звернення до пам'яті пов'язані, в основному, з вибіркою інструкцій, а частка звернень до даних відносно мала, кеш-пам'ять має тенденцію заповнення інструкціями і навпаки. p> З іншого боку, при роздільному кеш-пам'яті, вибірка інструкцій і даних може проводитися одночасно, при цьому виключаються можливі конфлікти. Останнє особливо істотно в системах, що використовують конвеєризацію команд, де процесор витягує команди з випередженням і заповнює ними буфер або конвеєр. p> Так, наприклад, в процесорі Intel В® 486 DX2 застосовувалася змішана кеш-пам'ять,
У Intel В® Pentium В® і в AMD Athlon в„ў з їх суперскалярной організацією - роздільна. Більше того, в цих процесорах крім кеш-пам'яті інструкцій і кеш-пам'яті даних використовується також і адресна кеш-пам'ять. Цей вид кешу використовується в пристроях управління пам'яттю, в тому числі для перетворення віртуальних адрес у фізичні.
Завдяки використанню нанотехнологій, для зниження споживаної потужності, збільшення швидкодії ЕОМ (що досягається скороченням часу обміну даними між процесором і кеш-пам'яттю) існує можливість, а більш того є реальні приклади того, що кеш-пам'ять реалізують в одному кристали з процесором. Така внутрішня кеш-пам'ять реалізується за технологією статичного ОЗП і є найбільш швидкодіючої. Обсяг її зазвичай складає 64-128 Кбайт, причому подальше збільшення її обсягу приводить звичайно до зниження швидкодії через ускладнення схем управління і дешифрування адреси.
Альтерна...
