ть його периферійних пристроїв. Периферійні пристрої можуть відключатися і окремо за допомогою відповідних регістрів управління. Стан портів введення / виводу і вміст ОЗУ і регістрів при зміні режиму роботи залишаються незмінними. Вихід з режиму зниженого споживання можливий з будь-якого дозволу переривання.
Малюнок 2.6-Режими роботи основної системи тактирования MSP430x2xx
Модуль 10-і бітного АЦП ADC10
Модуль ADC10 являє собою швидкодіючий 10бітний аналого-цифровий перетворювач.
Модуль ADC10 забезпечує швидке виконання 10бітних аналого-цифрових перетворень. У складі модуля мається 10бітное ядро ??з регістром послідовного наближення, блок управління вибіркою, генератор опорного напруги і контролер пересилання даних (DTC).
Контролер DTC дозволяє модулю зберігати результати перетворень в межах всього адресного простору без використання ЦПУ. Модуль може конфигурироваться користувача програмою відповідно до вимоги ми різних додатків.
Модуль ADC10 має такі особливості:
максимальна швидкість перетворення - більше 200 тис. вибірок / с;
10бітний перетворювач з монотонною характеристикою без пропуску кодів;
пристрій вибірки / зберігання з програмованим часом вибірки;
запуск перетворення виробляється програмно або за сигналом від Таймера;
програмно конфігурується внутрішній генератор опорного напруги (1.5 В або 2.5 В);
зовнішній чи внутрішній джерело опорного напруги (вибирається програмно);
вісім каналів перетворення зовнішніх сигналів;
канали перетворення для внутрішнього датчика температури, напруги VCC і зовнішніх опорних напруг;
конфігурується джерело тактового сигналу;
чотири режими перетворення: одноканальний, багаторазовий одноканальний, послідовний і багаторазовий послідовний;
ядро ??АЦП і ІОН можуть вимикатися незалежно один від одного;
контролер пересилання даних для автоматичного збереження результатів перетворень.
Малюнок 2.7-Блок-схема модуля ADC10
Ядро 10бітного АЦП
Ядро АЦП перетворює аналоговий сигнал в 10бітний цифровий код і зберігає результат в регістрі ADC10MEM. Верхній і нижній межі перетворення визначаються двома програмованими рівнями напруги (VR + і VR-). Результат перетворення дорівнює максимальному значенню (03FFh), якщо рівень вхідного сигналу більше або дорівнює VR +, і нулю, якщо рівень вхідного сигналу менше або дорівнює VR-. Вхідний канал і рівні опорних напруг (VR + і VR-) задаються регістрами управління модуля. Результат перетворення може бути представлений у звичайному вигляді або в додатковому коді.
Конфігурування ядра АЦП здійснюється двома регістрами управління ADC10CTL0 і ADC10CTL1. Включається ядро ??АЦП установкою біта ADC10ON.
За деякими винятками біти управління модуля ADC10 можна змінювати тільки при ENC=0. Перед виконанням будь-якого перетворення біт ENC повинен бути встановлений в 1.
Вибір тактового сигналу перетворення
