имагає формування повного переліку вхідних сигналів, однозначно визначають напрямки переходів.
) САПР може забезпечувати так званий режим анімації. У цьому режимі САПР послідовно проходить по всіх станах автомата. Перехід в чергове активний стан здійснюється шляхом встановлення бажаних значень вхідних сигналів. Таким чином, в інтерактивному режимі розробник може перевірити всі потрібні стани, переходи і значення вихідних змінних, змінюючи на кожному кроці значення вхідних змінних.
У загальному випадку перевірка працездатності автомата (створеного будь-яким способом) може здійснюватися на підставі традиційних методів створення тестуючих програм (Test -Bench). Сучасні САПР спрощують цей підхід, пропонуючи автоматичне створення тестового блоку Test -Bench. Можливості автоматизації змінюються в досить широких межах: від автоматичного формування тільки інтерфейсу блоку Test -Bench до автоматичного формування послідовності вхідних сигналів, що забезпечує перебір всіх можливих станів автомата. Для розглянутого прикладу проектування було доцільно орієнтуватися на можливості пакету HDL Designer в частині формування тестуючих програм Test -Bench. Тому пакет був запущений на створення Test-Bench і автоматично сформував ENTITY для тестуючої програми. Для заповнення архітектурного тіла можна використовувати будь редактори, що входять до складу HDL Designer, наприклад графічний редактор опису потоків Flow Chart або редактор таблиць істинності Truth Table.
3.4 Розробка загальної структури блоку Cnt_ADC
Опис блоку Cnt_ADC може, орієнтуватися на різні можливості і засоби опису, що надаються САПР HDL Designer. Найбільш компактним і швидким способом специфікації блоку є створення його текстового опису. Для демонстрації можливостей САПР HDL Designer скористаємося структурним редактором САПР і будемо орієнтуватися на використання елементів стандартних бібліотек пакета. Структурна схема блоку cnt_ADC приведено малюнку 9. При її складанні використовувалися стандартні елементи бібліотеки HDL Designer ModuleWare:
два одиночні D -тригер adff;
чотирьохрозрядний банк тригерів df f;
восьмиразрядний банк тригерів dff;
восьмиразрядний лічильник cntr;
одна восьмиразрядний мультиплексор Omux2;
четирехразрядном константа нуля.
Необхідність підключення до входу мультиплексора четирехразрядном константи нуля диктується вимогою вирівнювання розрядностей, записуваних по каналу даних ПДП.
До складу блоку включений і раніше розроблений і протестований модуль автомата Avt_Adc.
Малюнок 9 - Структурна схема блоку управління Cnt_ADC
.5 Проектування загальної схеми складання проекту з окремих фрагментів
На верхньому рівні ієрархії для реалізації розглянутого пристрою малюнок 10 з бібліотеки елементів САПР FastChip можна використовувати наступний набір бібліотечних настроюються модулів:
Три групи восьмирозрядних елементів (в результаті утворюють традиційні вхідні порти МП -ядро):
вхідні контакти - Inp_A, Inp_B, Inp_c;
вхідні буферні регістри RD - Reg_A, Reg_B, Reg_c;
адресні селектори - AdrSel_A, AdrSel_B, AdrSel__C.
Дві групи восьмирозрядних елементів (в результаті утворюють традиційні вихідні порти МП -ядро):
вихідні буферні каскади WR - WR_D, WR_Ust;
адресні селектори - Adrsel_D,
виходниее регістри - Reg_D, Reg_U
Для організації введення даних в ОЗУ по лінії ПДП потрібне використання вхідного буфера Reg _ DMA і пов'язаного з ним селектора адреси DMA.
Крім бібліотечних модулів в схему необхідно імпортувати файли EDIF, що визначають конструкцію блоків Cnt _ ADC і Cnt_cmp. Для підключення керуючих сигналів до входів автомата Cnt_ADC використовується модуль вхідних контактів - Inp_cnt.
Поняття параметризованих модулів відповідає можливості настроїти вибраний бібліотечний елемент на певний режим функціонування, на певну розрядність даних, їх полярність і т. д.
Побудова проекту в САПР Triscend FastChip полягає в утворенні необхідної схеми з використовуваних в проекті модулів шляхом опису з'єднання модулів між собою. Модулі будуть з'єднані один з одним, якщо до їхніх висновків приписати ланцюга (net) з однаковими іменами. Схема з'єднань безпосередньо не відображається на екрані, тому необхідно стежити за правильністю з'єднань.
Після визначення структури апаратної частини проекту (ресурсів CSL) розробник задає розташування зовнішніх контактів апаратної частини системи по периметру кристала.
Наступний крок проектної процедури пов'язаний з перевіркою коректності побудови конфігурується частини проекту. САПР перевіряє правила створення проекту і видає попередження або повідомлення про помилки. Проектувальнику повідомляються імена непідключених ланцюгів або ланцюгів, що мають кілька джерел сигналів, і т. Д.
Після перев...
