Алгоритм виконання операції ділення
Рис.4.5
табл.4.1
Таблиця мікрокоманд ділення
Адреса МКАдрес слід. МКсігнал сповіщений. МікрокомандаКод МКАдрес сповіщений. сігнала1491001010110010110РгX:=ШіВхw70100011011001501001011010010111РгY: =ШиВхw75100101111001511001011110110100v6пустоw57011100101101521001100010110100v7пустоw57011100101111531001100110011010Тг2: =РГХ [0] w87101011111001541001101010011011Тг3:=РгY [0] w88101100011001551001101110011110v8пустоw57011100110001561001110010011101РгY:=Л (4) РгYw73100100111001571001110110011011Сч1:=Сч1 +1 w83101001111001581001111010011111Сч2:=0w86101011011001591001111110100000ТгБл. прн:=0w89101100111001601010000010100001РгX1:=РгXw72100100011001611010000110100010РгY1:=w76100110011001621010001010100011РгСм:=Смw81101000111001631010001110100100РгY1:=1w92101110011001641010010010100101РгX1:=РгСмw71100011111001651010010110100110РгСм:=Смw81101000111001661010011010101101v9РгП:=Прнw78100111010011671010011110101000РгX1:=РгСмw71100011111001681010100010101001РгY1:=КС2w77100110111001691010100110101010ТгБл. прн:=1w90101101011001701010101010101011РгСм:=Смw81101000111001711010101110101100РгХ:=РгСмw82101001011001721010110010011111Сч2:=Сч2 +1 w85101010111001731010110110101110РгРез:=Л (4) Ргрезw79100111111001741010111010110001v10РгРез [28.31]:=Сч2w80101000010101751010111110110000Сч1:=Сч1-1w84101010011001761011000010011110РгY:=П (4) РгYw74100101011001771011000110110100ШіВих:=КС 5w9110110111100
5. Керуючий блок
Керуючий блок побудований на основі автомата з збереженої в пам'яті логікою.
Принцип дії автомата:
Під впливом синхросигналу в регістр Рг1 з пам'яті зчитується чергова мікрокоманда. Операційна частина мікрокоманди надходить в операційний блок. Адресна частина мікрокоманди надходить в комбінаційну схему 1 (КС1), в якій формується адреса наступної мікрокоманди. Ця адреса формується виходячи з: коду операції, осведомительного сигналу з керуючого блоку, адресної частини мікрокоманди, попередньої адреси мікрокоманди. Сформований адресу надходить в Рг2. Далі в пам'яті вибирається наступна мікрокоманда.
Розгалуження обробляються наступним чином:
. Без осведомительного сигналу (v=0) адреса наступної мікрокоманди дорівнює адресної частини обраної в пам'яті мікрокоманд.
2. З осведомітельной сигналом (v=1) адреса наступної мікрокоманди виходить шляхом додавання одиниці до адресою поточної мікрокоманди.
Логічна схема керуючого блоку:
Рис.5.1
Функціональна схема керуючого блоку
Рис.5.2
Комбінаційна схема 7 (КС7)
Комбінаційна схема виробляє адреса наступної мікрокоманди виходячи з: коду операції, осведомительного сигналу з керуючого блоку, адресної частини мікрокоманди, попередньої адреси мікрокоманди, сигналу «пуск». Якщо сформований адреса є кінцевим, виробляється сигнал «стоп» для зупинки процесу.
ріс.5.3
Комбінаційна схема 7.1 (КС7.1)
Комбінаційна схема аналізує код операції і видає адресу початку обробки операції.
рис.5.4
