Теми рефератів
> Реферати > Курсові роботи > Звіти з практики > Курсові проекти > Питання та відповіді > Ессе > Доклади > Учбові матеріали > Контрольні роботи > Методички > Лекції > Твори > Підручники > Статті Контакти
Реферати, твори, дипломи, практика » Курсовые проекты » Кешування даних

Реферат Кешування даних





Таблиця

В0В1В200Xзаменяется рядок L001Xзаменяется рядок L11X0заменяется рядок L21X1заменяется рядок L3

Рядки кеш-пам'яті можна окремо оголосити недостовірними, задаючи операцію недостовірності кеш-пам'яті на шині процесора. При ініціюванні такої операції кеш-пам'ять порівнює оголошений недостовірним адреса з тегами рядків, що знаходяться в кеш-пам'яті, і скидає біт достовірності при виявленні відповідності (рівності). Передбачена також операція очищення кеш-пам'яті, яка перетворює в недостовірне весь вміст кеш-пам'яті.

4. Недоліки роботи пристрою при кешуванні

обчислювальний машина кешування

Недоліки розглянемо на прикладі трьох видів процесорів: Intel, AMD, IBM. Більшість недоліків процесора P - 4 є наслідком нововведень, спрямованих на досягнення високої продуктивності - підвищеної тактової частоти і збільшеної довжини конвеєра, а також спекулятивного характеру багатьох дій і оптимізації виконання «типових» операцій на шкоду «нетиповим». Основними недоліками є:

· гостра проблема аліасинга при вибірці даних з L1-кеша і, як наслідок, значні втрати на репло (у початковому процесорі P - 4);

· половинна частота запуску скалярних операцій SSE;

· неефективна реалізація деяких операцій зсуву (всіх зрушень в процесорі P - 4, зрушень вправо і циклічних в 64-бітному режимі в процесорі P - 4E);

· висока латентність інструкцій, що працюють з прапором перенесення CF (ADC, SBB);

· велика довжина конвеєра непредсказанного переходу;

· недостатня ефективність Т-кеша для погано структурованих кодів;

· малий розмір L1-кеша і висока латентність доступу до L2-кешу.

Архітектурі процесора K8 (AMD) є і кілька недоліків, частина з яких обумовлена ??базовими обмеженнями мікроархітектури:

· статичну розбиття потоку МОПов на групи по 3 елементи з прив'язкою черг і функціональних пристроїв ALU/AGU до позицій цих елементів;

· слабка система передбачення переходів, що використовує застарілі алгоритми;

· недостатньо досконала апаратна предвибірки з пам'яті;

· відсутність механізмів переупорядковування звернень до пам'яті;

· взаємно ексклюзивна організація кешей, що обмежує швидкість вибірки з L2-кеша і що збільшує час доступу;

· недостатня асоціативність L1-кешей, що знижує їх ефективність.

У мікроархітектурі PPC970 до основних обмеженням і недоліків можна віднести:

· статичну розбиття потоку МОПов на групи по 4-5 елементів з прив'язкою черг і функціональних пристроїв до позицій цих елементів;

· наявність безлічі обмежувальних умов, що знижують число МОПов в формованої групі (на виході з декодера);

· недостатньо ефективна реалізація L1-кешей, що мають низький рівень асоціативності і занадто великий розмір блоку;

· завищене час виконання передвіщеного переходу (3 такту проти 2 тактів у інших процесорів);

· висока латентність виконання цілочислових операцій (2 такту) та операцій з плаваючою крапкою (6 тактів);

· недостатня пропускна здатність пам'яті через обмежену швидкості шини.


5. Пропозиції щодо підвищення ефективності доступу до даних


У сучасних процесорах є різні засоби, що дозволяють підвищити ефективність доступу до даних в пам'яті і знизити втрати на очікування їхнього приходу, а також інші затримки і витрати на організацію цього доступу. Найбільш важливими з цих коштів є механізми передвибірки з пам'яті. У кожному з розглянутих процесорів реалізовано два таких механізму - програмна предвибірки (software prefetch), і автоматичне апаратне предвибірки (hardware prefetch).

Наявність машинних інструкцій програмної передвибірки дозволяє організувати пересилку даних з оперативної пам'яті в кеші процесора завчасно, з таких розрахунком, щоб до часу використання цих даних вони вже опинилися б у кешах. Особливість операції передвибірки полягає в тому, що вона лише ініціює зчитування даних з пам'яті, після чого вважається завершеною. На відміну від звичайної операції доступу до пам'яті, операція передвибірки не повинна очікувати приходу даних в конкретний регістр, тому вона не блокує інші операції в буфері переупорядковування ROB і може бути відправлена ??у відставку негайно. Використання ж операції фіктивної завантаження даних в регістр (з метою прискорення їхнього приходу в кеш) призвело б до такого блокуван...


Назад | сторінка 6 з 8 | Наступна сторінка





Схожі реферати:

  • Реферат на тему: Реалізація різних методів доступу до даних в таблицях на ім'я
  • Реферат на тему: Засоби доступу до даних
  • Реферат на тему: Базові типи даних і операції мови С
  • Реферат на тему: Розробка алгоритму роботи синтаксичного аналізатора тексту, а також бази да ...
  • Реферат на тему: Просопографіческіх бази даних Росії на прикладі баз даних Comandarm і Duma1 ...