буде обрана (сигнали CS0 ... CS6 ). Одночасно з цим, на адресних входах БІС пам'яті буде двоїчний адресу ЯП до якої проводитися звернення.
При читанні даних з ОЗП сигнал, який подається на вхід (дозвіл виходів), матиме низький рівень, а - високий. При запису даних в ОЗУ сигнал, навпаки, буде мати низький рівень.
При читанні даних з ПЗУ сигнал, який подається на вхід буде мати низький рівень.
7. Опис зовнішньої пам'яті програм
Вся пам'ять ПЗУ складається з 8-і БІС. Обсяг 24К, ПО 4К кожна мікросхема. Так як шина адреси і шина даних суміщені, для відділення шини адреси служить регістр DD4 , який за стробу сигналу ALE фіксує адресу. Дешифрирует адреса дешифратори DD7 і DD8 . На адресних входах дешифратора буде двійковий код БІС, а на виході - на відповідному виводі сигнал прийме низький рівень і відповідна БІС буде обрана (сигнали CS0 ... CS7 ). Одночасно з цим, на адресних входах БІС пам'яті буде двоїчний адресу ЯП до якої проводитися звернення. При читанні даних з ПЗУ сигнал, який подається на вхід буде мати низький рівень.
К573РФ41 низьковольтна малопотребляемая EEPROM (electrically erasable and programmable read only memory) . Виробляється за КМОП технології. Споживає не більше 30 мВт. Споживаний струм по ланцюгах живлення в режимі зберігання 50мкА. Випускається в різних Типовиконання корпусів.
К573РФ41 має додаткові властивості які гарантують високу якість і продуктивність пристрою. Прилад використовує внутрішню корекцію помилки для збільшення тривалості і підвищення надійності зберігання даних.
Коли сигнали і мають рівень лог нуля і сигнал на має рівень лог одиниці, то дані комірки пам'яті, адреса якої виставлений на адресних входах, передаються на виходи. Коли сигнали і мають рівень лог одиниці то виходи знаходяться в стані високого імпедансу. Це передбачено для більш гнучкого управління підключеними шинами.
Запис даних в ПЗУ дуже схожа на запис в статичні ОЗУ. Низький рівень сигналу на входах або разом з високим на ініціюють байт запису. Адреса комірки защелкивается по фронту 1/0 сигналу (або); нові дані фіксуються по 0/1-фронту. Перед записом мікросхема виконує само-отчистки.
-й висновок це відкритий вихід, який може використовуватися для визначення кінця циклу запису. 1/0 фронтом визначає кінець циклу запису.
Захист від запису : Захист від запису провадиться наступними шляхами:
· значенням живлячої напруги - якщо харчування нижче 1,8 В, то функція запису пригнічується;
· затримкою харчування - після досягнення 2В на вході Ucc мікросхема автоматично відключається на 10 мс перед наступним байтом запису;
· Придушення записи високим рівнем сигналів і.
Призначення висновків
Позначення виводовНазначеніе виводовA0 ... A12Адресние входиD0 ... D7Входи даннихCS (chip select) Вхід вибору БІСOE (output enable) Дозвіл виходовUccПітаніеGNDОбщій виводRDY/BUSYГотовность БІСWEРазрешеніе записи 8. Опис дискретних входів
Дискретні входи підключені до порту P1. Резистори обмежують вхідний струм для світлодіодів транзисторних оптронів. Транзисторні оптрони використовуються як гальванічної розв'язки внутрішніх ланцюгів МПС від зовнішніх. При подачі дискретного сигналу транзистор оптрона відкривається і на входи порту P1 подається сигнал логічного «0». Використовується транзисторний оптрон серії AOT128А.
Напруга на входах Напруга живлення Прямий струм на світлодіоді оптрона Пряме падіння напруга на світлодіоді оптрона Напруга насичення колектор-емітер при
Рис. 7.1 Дискретний вхід
9. Тимчасові діаграми
Тимчасові діаграми читання ПЗУ, читання ОЗУ і записи в ОЗУ наведені на малюнках 8.1 (а, б, в) відповідно.
Рис. 8.1 Тимчасові діаграми звернення до зовнішньої пам'яті:
а - читання з ПЗУ; б - читання з ОЗУ; в-запис в ОЗУ.
Пристрій керування ОМК31 на основі сигналів ГТВ формує машинний цикл фіксованої тривалості, який дорівнює 12 періодам тактової частоти OSC ГТВ. Машинний цикл ділиться на шість станів S1-S6, причому кожне складається з двох тактів P1 і P2.
Виконання будь-якої команди починається з читання коду операції з ПЗУ. З цією метою ОМК31 виробляє в станах S1P2-S2P1 і S4P2-S5P1 сигнал ALE. Якщо команда міститься в зовнішній пам'яті програм CSEG, то виробляється також сигнал PSEN. При зверненні до зовнішньої пам'яті завжди використовується 16-розрядний адресу. Старший байт адреси виводиться через порт P2, а молодший - ч...
