1 проводиться запис коду лічильника В«nВ» у клітинку, адреса якої на 1 більше останнього адреси масиву. p align="justify">
Схема мультиплексора: В
Тимчасові діаграми:
В
Висновок: мультиплексор працює вірно.
Шини на схемі мають позначення: q [2 .. 0] - стану автомата, a [4 .. 0] - адреса пам'яті, do [7 .. 0] дані з виходу пам'яті, d [ 7 .. 0] - модифіковані дані з виходу АЛП, n [7 .. 0] - код лічильника чисел, які відповідають умові х1, di [7 .. 0] дані на вході пам'яті, призначені для запису.
8. Моделювання пристрої
Час моделювання встановлено 12 мкс. з меню редактора діаграм File/End Time.
1 етап налагодження виконується з фіксованими значеннями ознак на входах керуючого автомата, і з блокуванням запису в пам'ять. Для модуля LPM_RAM_DQ сигнал we = 0 (висновок підключений до мітці g - gnd), а висновок we керуючого автомата не використовується. У результаті запис в пам'ять відбуватися не буде, вміст пам'яті на даному етапі не модифікується. Ознаки результату на входах керуючого автомата тимчасово зафіксовані: х1 = 1, х2 = 1, х3 = 1, для цього входи необхідно підключити до мітці В«vВ». Таке поєднання ознак відповідає основному циклу алгоритму.
Для перевірки роботи пам'яті, АЛУ і формувачів ознак необхідно ініціалізувати пам'ять.
Тестовий масив даних містить 4 групи по 4 числа. Кожній групі чисел відповідає певна комбінація ознак: 1 група, х2 = 0, х1 = 0 - парні числа старший розряд <= 7 (наприклад, 12, 24, 46,68); 2 група, х2 = 0, х1 = 1 - парні старший розряд> 7 (8A, 9C, AE, B0); 3 група, х2 = 1, х1 = 0 - непарні старший розряд <= 7 (13,35, 57,69); 4 група, х2 = 1, х1 = 1 - непарні старший розряд> 7 (89, 9B, AD, BF). запису
Дані записані у файл d.mif.
Схема Пристрої Device1:
В
Тимчасова діаграма:
В
2 етап налагодження
На керуючий автомат подані сигнали Х, що формуються в АЛП. Вихідний сигнал автомата В«weВ» поданий на управління записом в пам'ять, для цього сигналу доданий термінал для виведення сигналу при моделюванні. У результаті схема пристрою наводиться до остаточного увазі, призначеному для завершального етапу тестування пристрою із замкнутими зворотними зв'язками. p align="justify"> Схема Пристрої Device1:
В
Тимчасова діаграма:
В
