и дозволяють моделювати процес виробництва, виявляти найбільш критичні його етапи та оптимізувати, тому є не просто CAM, а швидше ERP-системами (управління виробництвом). Вони тісно взаємодіють з системами проектування друкованих плат і дозволяють проаналізувати якість розміщення компонентів на платі, а також трасування. Спеціальні бібліотеки Valor Part Library містять достовірну інформацію про більшість компонентів і дозволяють отримувати реалістичний тривимірний вигляд плати. Основним форматом обміну даними між різними частинами системи є ODB + +, який компанія Valor розробила і успішно впроваджує через організацію OSA (Open Systems Alliance). У майбутньому на базі формату ODB + + буде розроблена специфікація IPC-2581
Системи проектування ПЛІС
Інший актуальним завданням проектування є синтез цифрового пристрою для подальшої реалізації на ПЛІС типу PLD, CPLD, FPGA. У Росії на частку FPGA-on-Board припадає більше 90% проектів. У подібних продуктах функціонування пристрою формалізується за допомогою однієї з мов опису апаратури (HDL). Наприклад, VHDL або Verilog. Для простих пристроїв проект може бути задай і у вигляді принциповому схеми. Слід помститися наступні продукти:
Програма PeakFPGA компанії Altium;
Модуль PLD, що входить до складу пакету Protel компанії Altium;
Програма FPGA Studio компанії Cadence Design Systems;
Програми Fusion/SpeedWave, Fusion/VSCi, Fusion/ViewSim, ViewPLD компанії lnnoveda;
Пакет програм System View компанії Elanix.
Програма PeakFPGA призначена для опису проектів на мові VHDL (IEEE 1076-1987 і 1076-1993) і упаковки їх в ПЛІС від різних виробників. Підтримує бібліотеки VITAL і Synopsys. Наявні кошти моделювання та верифікації дозволяють проводити швидкий пошук помилок по різними критеріями і налагодження розроблюваного пристрою.
Для опису проектів у складі пакету Protel використовується модуль синтезу логіки PLD, що використовує мову CUPL, що дозволяє описувати логічні схеми довільної комбінацією трьох методів: булевими виразами, таблицями істинності і методом кінцевих автоматів. Синтезоване пристрій упаковується в конкретну мікросхему, для програмування якій генерується файл у форматі JEDEC.
Великими можливостями володіє програма FPGA Studio, яку Cadence Design Systems пропонує замість OrCAD Express. Вона забезпечує розширені можливості синтезу та моделювання логічних схем з подальшим пакуванням їх у ПЛІС провідних виробників. За можливостями перевершує вищеперелічені продукти, але й коштує майже на порядок дорожче.
Оптимальним рішенням даної проблеми представляється сімейство продуктів Fusion , що входить до складу інтегрованого продукту Product Designer. Програма Fusion/SpeedWave дозволяє працювати на мові VHDL; Fusion/VSCi на мові Vcrilog; View PLD на мові ABEL, Fusion/ViewSim на вентильному рівні. Всі ЦІ програми об'єднуються в єдине ціле під управлінням модуля IntclliFlow, а в комбінації з згаданим модулем View Analog пропонують користувачам неперевершені можливості по розробці складних ієрархічних проектів, окремі частини яких використовують різні технології.
Окремої згадки стоїть пакет Syst emVi ew , також дозволяє моделювати логічні схеми й упаковувати їх у ПЛІС фірми Xilinx. Однак спосіб моделювання проекту тут принципово інший ця програма призначена для моделювання систем на рівні структурних схем. Тут використовуються поведінкові моделі, що дозволяють оцінити працездатність проекту на вентильному, а не на схемотехническом рівні. До достоїнств пакета можна віднести наявність модуля синтезу цифрових фільтрів, до недоліків сумісність лише із застарілою версією Xilinx CORE Generator 1.5 Це пояснюється тим, що фірма Xilinx перемкнула свою увагу на що має подібні можливості, але дешевший продукт Simulink 4.0 компанії Mathwork, тісно інтегрований з математичною програмою Matlab.
Слід зазначити, що деякі фірми випускають досить розвинені безкоштовні версії САПР. Наприклад, пакет Max + Plus II Baseline фірми Alter та ін
У сучасних САПР підтримуються як стандартизовані мови опису апаратури, такі як VHDL, Verilog HDL, так і мови опису апаратури, розроблені компаніями виробниками ПЛІС спеціально для використання тільки в своїх САПР і враховують архітектурні особливості конкретних сімейств ПЛІС. Прикладом може служити AHDL (Altera Hardware Description Language), підтримуваний САПР Max + Plus II і Quartus компанії Altera. Крім того, багато великі фірми виробники САПР інтегральних схем активно включилися в процес створення ПЗ, що підтримує ПЛІС різних виробників. Це дозволяє проводити розробку алгоритмів, придатних до реалізації на ПЛІС не тільки різних сімейств, але й різних виробників, що полегшує переносимість алгоритму і прискорює процес розробки. Прикладом таких систем є продукти серії FPGA Express фірми Synopsys, OrCAD Express фірми OrCAD, продукти фірм VeriBest, Aldec...
