оляє поліпшити їх технічні характеристики. При багаторівневої організації функціональні перетворювачі групуються в блоки (наприклад, в НВІС сімейств FLEX10K фірми Altera в логічний блок входить 8 функціональних перетворювачів), що мають свою власну локальну шину межсоединений. Блоки обмінюються сигналами один з одним через шини межсоединений верхнього рівня. Провідники межсоединений виготовляються безперервними (тобто без поділу на сегменти електронними ключами), що забезпечує малі затримки поширення сигналів і дозволяє істотно скоротити кількість електронних ключів. Крім того, безперервні лінії межсоединений забезпечують можливість взаємної заміни логічних блоків без зміни тимчасової моделі пристрою, що істотно прискорює процедуру розміщення проекту на кристалі і спрощує тимчасове моделювання.
Тип використовуваного програмованого елемента - електронного ключа, визначає можливості НВІС ПЛ з програмування, перепрограмуванню і зберіганню конфігурації при відключенні живлення. Найбільш перспективні програмовані елементи, виконані по EEPROM і FLASH технології (польові транзистори з плаваючим затвором), що забезпечують незалежне зберігання конфігурації і багаторазове перепрограмування (в тому числі і распаялся мікросхеми безпосередньо на платі), і елементи, виконані по SRAM технології, тобто представляють собою електронний ключ і тригер оперативної пам'яті, в який при включенні живлення повинна бути записана конфігурують інформація. SRAM - технологія забезпечує менше енергоспоживання і дозволяє реконфигурировать НВІС ПЛ за десятки мілісекунд, забезпечуючи вихідну завантаження конфігурують пам'яті і, при необхідності, реконфигурирование для адаптації структури реалізованого пристрою. Наявність внутрішньої оперативної пам'яті дає користувачеві НВІС ПЛ додаткові можливості при розробці цифрових систем. НВІС ПЛ з внутрішньою пам'яттю випускаються фірмами Altera (сімейства FLEX10K), Atmel (сімейство AT40K), Xilinx (сімейства XC4000). Організація внутрішньої пам'яті в НВІС ПЛ різних виробників різна. У сімействі FLEX10K фірми Altera - це великі виділені модулі пам'яті об'ємом 2 Кбіт, в НВІС інших виробників - розподілені по кристалу невеликі блоки. Можливості НВІС ПЛ надзвичайно широкі і задовольняють різним вимогам розробників цифрових пристроїв. Сімейства FLEX (SRAM технологія конфігурують елементів) випускаються в корпусах з числом висновків до 600, вимагають завантаження конфігурації кожен раз при включенні живлення або при необхідності внесення змін у функціонування НВІС, але володіють істотно більшою логічною ємністю в порівнянні з енергонезалежними сімействами MAX і меншим енергоспоживанням на функціональний перетворювач. Сімейства MAX можуть забезпечити затримку сигналу до 5 нс., В той час як у сімейств FLEX ця затримка не менше 8 нс. Найбільш перспективними сімействами СБИС ПЛ фірми Altera є FLEX10K, FLEX6000, МАХ7000S, A.
Для розробки цифрових пристроїв на НВІС PLD фірма Altera надає користувачам функціонально повний пакет проектування MAX + PLUS II. Цей програмний продукт може бути встановлений на персональну ЕОМ з об'ємом ОЗУ 32 МB або на робочу станцію.
При виборі елементної бази систем обробки сигналів зазвичай керуються такими критеріями відбору:
· швидкодія;
· логічна ємність, достатня для реалізації алгоритму;
· схемотехнічні і конструктивні параметри ПЛІС, надійність, робочий діапазон температур, стійкість до іонізуючих випромінювань і т. п .;
· вартість володіння засобами розробки, що включає як вартість програмного забезпечення, так наявність і вартість апаратних засобів налагодження;
· вартість устаткування для програмування ПЛІС або конфігураційних ПЗУ;
· наявність методичної та технічної підтримки;
· наявність і надійність російських постачальників;
· вартість мікросхем.
В якості ПЛІС обрана мікросхема серії FLEX10K EPF10K10QC208-4.
2.7 Конфігурація ПЛІС
Як режим конфігурування ПЛІС обраний пасивний послідовний. У пасивному послідовному режимі конфігурування (PS-конфігуруванні) за допомогою завантажувального кабелю головний контролер завантажує дані з зовнішнього пристрою запам'ятовування в мікросхему ПЛІС FLEX 10K через кабель ByteBlasterMV. Для початку конфігурування в цьому режимі завантажувальний пристрій забезпечує зміну рівня сигналу від 0 в 1 на виведенні nCONFIG. Программирующая апаратура потім побитно передає конфігураційні дані на висновок DATA0 мікросхеми ПЛІС. Дані синхронно приймаються конфігурується мікросхемою до моменту переходу виведення CONF_DONE в стан 1 .
В якості конфігураційного ПЗУ обрана мікросхема EPC2LC20.
. 8 С...
